发明名称 积体之电阻性接点
摘要 一种具有高及低电阻性接点的半导体装置或积体电路。将例如碳或氧之行动分解破坏有机质植入到全部接点中。该高电阻性接点被一障壁金属覆盖以保护矽化物免于和低电阻接点中的互连金属镀层(铝)发生化学交互作用。选择性的矽化物成形将一部份接点转变回低电阻接点。
申请公布号 TW459292 申请公布日期 2001.10.11
申请号 TW089103671 申请日期 2000.03.02
申请人 因特希耳公司 发明人 杜斯汀 屋卜利;约瑟夫 斯哲哥思
分类号 H01L21/28;H01L21/02 主分类号 H01L21/28
代理机构 代理人 陈长文 台北巿敦化北路二○一号七楼
主权项 1.一种具有高及低电阻接点之半导体装置,该低电 阻接点具有一矽化物区域作为每一低电阻接点的 表面,且该高电阻接点具有植入行动性分解破坏离 子并被一障壁层覆盖以保护矽化层免于和低阻抗 接点内的约互连金属镀层(铝)发生化学交互作用 的表面区域。2.如申请专利范围第1项之半导体装 置,其中该行动性分解破坏有机质由碳或氧构成。 3.一种在具有不同电阻的积体电路上形成接点缝 隙之方法,包括以一离子植入掩层掩蔽一半导体基 材、打开离子植入掩层中的接点区域、植入活动 性分解破坏离子到露出的接点区域、以一绝缘层 覆盖该基材、去除一部份绝缘层以露出部份接点 区域、使露出的接点区域产生矽化反应以形成低 电阻接点区域、自剩下的接点区域去除绝缘层以 形成高电阻接点,其中该半导体基材最好是矽。4. 如申请专利范围第3项之方法,其中该矽化反应的 步离包括淀积一层矽于基材上并使该矽层与由白 金、钛、钨和钼等金属中所选出之一金属一起反 应。5.如申请专利范围第4项之方法,其特征为淀积 一障壁金属于接点区域上以保护矽化物免于和低 电阻接点中之互连金属镀层(铝)发生化学交互作 用的步骤。6.如申请专利范围第3项之方法,其中该 行动性分解破坏离子系由碳或氧所构成。图式简 单说明: 第一图A为一接点的斜视图,图中所示为进行植入 移动性分解破坏材料的步骤。 第一图B所示为植入之后接点的断面图。 第二图所示为接点氧化以后作选择性蚀刻(左边的 接点)的结果。 第三图所示为淀积一非选择性矽化物材料后的结 果。 第四图所示为除去残余之非矽化金属和接点氧化 物以后的结果。 第五图所示为最终金属化的结果,系在一例如TiW的 障壁金属上装上一互相连接的金属,该障壁金属防 止接点和该互连金属发生化学交互作用。
地址 美国