半导体记忆装置之修复电路

摘要

一种半导体记忆装置之修补电路，具有一多余行位址控制电路，及一修补信号产生器，耦接至该多余行位址控制电路，该修补信号产生器包括由复数并联之电晶体所组成之位址输入单元，该修补电路包括:一抗熔丝编程电路，提供复数之抗熔丝，该抗熔丝系根据半导体记装置之测试结果编程，以产生代表该复数抗熔丝状态之编程值，其中该修补信号产生器包括由根据该编程值所控制之一切换熔丝部。因此，可以执列雷射光修补程序以修补晶圆阶段单元的缺陷，之后，并可以修补在封装阶段中执列烧入测试所造成记忆装置的缺陷，因此可以减少修补电路所造成之晶圆面积，且致能修补程序以在半导体记忆装置之晶圆阶段及封装阶段执列修补程序。

主权项

1.一种半导体记忆装置之修补电路,具有一多余行 位址控制电路,及一修补信号产生器,耦接至该多 余行位址控制电路,该修补信号产生器包括由复数 并联之电晶体所组成之位址输入单元,该修补电路 包括: 一抗熔丝编程电路,提供复数之抗熔丝,该抗熔丝 系根据半导体记装置之测试结果编程,以产生代表 该复数抗容丝状态之编程値, 其中该修补信号产生器包括由根据该编程値所控 制之一切换熔丝部。2.如申请专利范围第1项所述 之修补电路,其中该切换熔丝部系由与该位址单元 之电晶体串联之电晶体所组成的。3.如申请专利 范围第2项所述之修补电路,其中该与该位址单元 之电晶体串联之电晶体为NMOS电晶体,且该电晶体 之基底系处于接地准位。图式简单说明: 第一图系根据本发明半导体装置修补电路之方块 图。 第二图系根据当代半导体装置之多余行位址控制 电路之电路图。 第三图系根据当代半导体装置之习知雷射形式修 补电路之电路图。 第四图系第一图所示之修补信号产生器之电路图 。 第五图系说明第四图之修补信号产生器之时序操 作图。