| 主权项 |
1.一种微电子结构,其特征为:-一个半导体结构(10),-一个位障结构(11),-一个电极结构(5),-一个由高材料所构成之介电质结构(6),-电极结构(5)具有一种可伸张之机械式层应力。-电极结构(5)含有铂。2.如申请专利范围第1项之微电子结构,其中电极结构(5)之比(specific)电阻是在10.5和13cm之间的范围中。3.如申请专利范围第1或第2项之微电子结构,其中电极结构(5)中之铂所具有之平均晶粒大小是介于60nm和100nm之间。4.如申请专利范围第1项之微电子结构,其中位障结构(11)含有钛层(111)和氮化钛层(112)。5.如申请专利范围第4项之微电子结构,其中氮化钛层(112)之比电阻是在70和200cm之间的范围中。6.如申请专利范围第4或第5项之微电子结构,其中氮化钛层(112)所具有之化学计量是N:Ti>1。7.如申请专利范围第4或5项之微电子结构,其中位障结构(11)所具有之机械式层应力是大于-200MPa。8.如申请专利范围第6项之微电子结构,其中位障结构(11)所具有之机械式层应力是大于-200MPa。9.如申请专利范围第1或第2项之微电子结构,其中-半导体结构(10)含有矽,-位障结构(11)含有一种厚度介于80nm和200nm之间的氮化钛以及一种厚度介于10和40m之间的钛,-电极结构(5)含有一种厚度介于50nm和200nm之间的铂,-介电质结构(6)含有BST。10.如申请专利范围第4项之微电子结构,其中-半导体结构(10)含有矽,-位障结构(11)含有一种厚度介于80nm和200nm之间的氮化钛以及一种厚度介于10和40m之间的钛,-电极结构(5)含有一种厚度介于50nm和200nm之间的铂,-介电质结构(6)含有BST。11.如申请专利范围第4或第5项之微电子结构,其中-半导体结构(10)含有矽,-位障结构(11)含有一种厚度介于80nm和200nm之间的氮化钛以及一种厚度介于10和40m之间的钛,-电极结构(5)含有一种厚度介于50nm和200nm之间的铂,-介电质结构(6)含有BST。12.如申请专利范围第7项之微电子结构,其中-半导体结构(10)含有矽,-位障结构(11)含有一种厚度介于80nm和200nm之间的氮化钛以及一种厚度介于10和40m之间的钛,-电极结构(5)含有一种厚度介于50nm和200nm之间的铂,-介电质结构(6)含有BST。13.一种微电子结构之制造方法,其特征为:-须产生一种层堆叠,其是由半导体结构(10),位障结构(11),电极结构(5)以及介电质结构(6)(由高材料所构成)所产生,-电极结构(5)是由铂在至少200℃之溅镀温度时藉由溅镀而形成。14如申请专利范围第13项之方法,其中溅镀温度是介于450℃和550℃之间。15.如申请专利范围第13项之方法,其中-为了形成位障结构(11)须形成一种钛层(111)及氮化钛层(112),-氮化钛层(112)是在氮成份至少是70%之大气中藉由溅镀而形成。16.如申请专利范围第14项之方法,其中-为了形成位障结构(11)须形成一种钛层(111)及氮化钛层(112),-氮化钛层(112)是在氮成份至少是70%之大气中藉由溅镀而形成。17.如申请专利范围第15项之方法,其中氮化钛层(112)是在400至500℃之间的温度中以及氮成份至少是80%之情况下进行溅镀。18.如申请专利范围第13至17项中任一项之方法,其中-半导体结构是由矽所构成,-位障结构(11)是由厚度介于10和40nm之间的钛以及厚度介于80和200nm之间的氮化钛所构成,-电极结构(5)之厚度介于50和200nm之间,-介电质结构(6)是由钛酸锶钡所形成。图式简单说明:第一图一种具有记忆体电容器之记忆体单胞之切面图,记忆体电容器含有微电子结构,微电子结构包括:半导体结构,位障结构,电极结构及介电质结构。第二图铂层之溅镀温度和机械式层应力之间的关系。第三图Pt/TiN/Ti-堆垒(stack)之溅镀温度和机械式层应力之间的关系。 |
