| 主权项 |
1.一种积体半导体电路配置,其具有多个在至少二个不同平面中延伸之导电轨(11至15;22),在至少一个平面中这些导电轨(11至15)是以互相平行之方式设置在狭窄之相邻区中,其特征为:这些导电轨(11至15)在这此导电轨之布局所决定之临界位置处是使虚拟接触区(16至20)位于下方。2.如申请专利范围第1项之积体半导体电路配置,其中这些虚拟接触区(16至20)设置在临界位置处,这些临界位置是由二个狭窄而相邻之平行导电轨中之一之中断区所决定。3.如申请专利范围第1项之积体半导体电路配置,其中导电轨所具有之宽度是150nm至250nm。4.如申请专利范围第3项之积体半导体电路配置,其中导电轨之宽度是200nm。5.如申请专利范围第1或2项之积体半导体电路配置,其中导电轨(11至15)之间的距离是130至180nm。6.如申请专利范围第1或第2项之积体半导体电路配置,其中导电轨是由铝或铜所构成。7.如申请专利范围第3项之积体半导体电路配置,其中导电轨是由铝或铜所构成。8.如申请专利范围第5项之积体半导体电路配置,其中导电轨是由铝或铜所构成。图式简单说明:第一图系本发明具有虚拟接触区之各种不同导电轨之俯视图。第二图系本发明具有虚拟接触区之导电轨之切面图。第三图系先前已有之导电轨之切面图。第四图系说明本发明所欲解之问题所用之导电轨之俯视图。 |
