| 摘要 |
<p>본 발명은 이피롬 쓰기 회로에 관한 것으로, 종래 기술에 있어서 승압전압이 너무 낮으면 이피롬 셀의 비트라인에 고정된 전압강하부에 의해 전압레벨이 낮게 강압된 전압이 인가됨에 따라 열전자가 발생되지 않아 쓰기 시간이 급격히 증가하게 되며, 또한, 인가되는 승압전압이 너무 높으면 과다 쓰기에 의하여 이피롬의 게이트가 열화되는 문제점이 있었다. 따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로, 이피롬 쓰기시 인가되는 승압전압의 전압레벨을 감지하여 상기 승압전압을 일정한 레벨의 전압으로 강압하여 이피롬셀의 비트라인에 인가함으로써, 상기 승압전압이 변동에 따른 쓰기 시간의 증가 및 이피롬셀의 게이트열화를 방지하여 안정적인 쓰기 동작을 수행하는 효과가 있다.</p> |
