发明名称 electrode structure for semiconductor memory and deposition method thereof
摘要 <p>본 발명은 반도체 기억소자용 전극구조 및 그 제조방법에 관한 것으로서, 실리콘 계열(폴리 실리콘, 산화 실리콘, 실리콘)의 기재의 상측에 루테늄 카보닐(Ru(CO))을 열분해에 의해 증착하여 루테늄(Ru)층을 형성한 다음, 상기 루테늄(Ru)층의 상측에 루테늄 카보닐(Ru(CO))을 산소와 함께 반응시켜 증착하여 산화루테늄(RuO)층을 형성한 후, 상기 산화루테늄(RuO)층의 상측에 메틸사이클로펜타디에닐 트리메틸 백금( (CH)(CHCH)Pt )을 산소와 함께 반응시켜 증착하여 백금(Pt)층을 형성하여 이루어 지는 반도체 기어소자용 전극구조 및 그 제조방법에 관한 것이다. 이러한 구성에 의하면, 넓은 면적의 증착과 치밀한 미세구조를 갖는 박막을 얻을 수 있으며, 고온에서 안정한 계면상태를 유지하며 폴리실리콘의 산화도 억제되고 구성 원소들의 상호확산도 거의 일어나지 않아 이 전극구조는 유전체와 폴리실리콘과의 적층을 위한 하부전극 및 장벽층으로 활용할 수 있다.</p>
申请公布号 KR100306387(B1) 申请公布日期 2001.09.26
申请号 KR19990006667 申请日期 1999.02.27
申请人 null, null 发明人 윤순길;신웅철;최은석;황준식
分类号 H01L29/40 主分类号 H01L29/40
代理机构 代理人
主权项
地址