发明名称 METHOD FOR FORMIMG METAL LAYER OF SEMICONDUCTOR DEVICES
摘要 <p>금속 박막의 스퍼터링 증착 이전에 텅스텐 에치백 공정에 의해 발생된 이물을 완전히 제거하기 위하여, 하부 도전막 상부에 형성된 절연막을 선택적으로 패터닝하여 콘택 홀 또는 비아 홀을 형성하고, 티타늄나이트라이드 박막을 포함하는 베리어 금속막을 증착한다. 그리고, 하부 도전막 전면에 텅스텐 박막을 증착하여 콘택 홀 또는 비아 홀을 매입하고, 베리어 금속막의 티타늄나이트라이드 박막을 식각 정지막으로 하여 텅스텐 박막을 에치백한 후, HF 에천트를 이용한 습식 세정으로 하부 도전막 상부를 세정한다. 이후, 하부 도전막 전면에 스퍼터링에 의해 금속 박막을 증착하고, 패터닝하여 금속 배선 패턴을 형성한다. 이와 같이 용해 능력이 뛰어난 HF 습식 세정으로 텅스텐 에치백 공정에서 발생되는 이물을 완전히 제거할 수 있으므로 후속 금속 박막 식각 공정에서의 금속 배선층 간의 브리지 현상을 방지할 수 있어 반도체 소자의 신뢰성을 향상시킬 수 있을 뿐만 아니라 공정 수율을 향상시킬 수 있다.</p>
申请公布号 KR100307161(B1) 申请公布日期 2001.09.26
申请号 KR19990017202 申请日期 1999.05.13
申请人 null, null 发明人 최진식;김중규
分类号 H01L21/3205 主分类号 H01L21/3205
代理机构 代理人
主权项
地址