发明名称 SHALLOW TRENCH ETCHING METHOD FOR ISOLATING SEMICONDUCTOR DEVICES
摘要 <p>실리콘웨이퍼에 형성된 트렌치의 내벽에 라이너 산화막을 성장할 경우, 트렌치 내벽 전면에서 라이너 산화막이 균일하게 성장될 수 있도록 하기 위하여, 실리콘웨이퍼에 트렌치를 형성하기 위해 질화막, 패드 산화막 및 소정 깊이의 실리콘웨이퍼를 45°±5°의 각도로 슬로프 식각하는 제 1모트 식각하여, 슬로프 식각된 실리콘웨이퍼의 깊이는 전체 트렌치 깊이에 대해 5% 내지 10%의 깊이로 하며, 슬로프 식각된 실리콘웨이퍼의 폭은 전체 트렌치 폭에 대해 2% 내지 5%의 폭이 되도록 하며, 슬로프 식각된 실리콘웨이퍼의 결정방향이 (1, 1, 0)이 되도록 한다. 그리고, 제 1모트 식각에 의해 슬로프 식각된 실리콘웨이퍼를 80°±5°의 각도로 0.5미크론 내지 0.7미크론의 깊이까지 슬로프 식각하여, 슬로프 식각된 실리콘웨이퍼의 결정 방향은 (0, 1, 0)이 되도록 함으로써, 후속의 라이너 산화막 성장시 트렌치 내벽에 균일하게 성장되도록 하여 트렌치 상부 에지의 코너 라운딩 효과를 증대시킴으로써, 트렌치 상부 에지에서의 스트레스를 감소시켜 누설전류 발생을 방지하며, 전계 집중을 방지하여 반도체 소자의 신뢰성을 향상시킨다.</p>
申请公布号 KR100308420(B1) 申请公布日期 2001.09.26
申请号 KR19990006523 申请日期 1999.02.26
申请人 null, null 发明人 정대호;현연웅
分类号 H01L21/306 主分类号 H01L21/306
代理机构 代理人
主权项
地址