Semiconductor memory device capable of preventing speed loss due to large load of isolation control line

摘要

고속동작을 실현하기 위해, 분리 제어라인의 큰 부하에 의한 스피드 손실을 방지할 수 있는 반도체 메모리장치가 개시된다. 상기 반도체 메모리장치는, 복수개의 메모리셀 어레이들, 컬럼 방향으로 상기 각 메모리셀 어레이의 좌우측에 배치되는 복수개의 센스증폭 블락들, 및 워드라인 방향으로 상기 각 센스증폭 블락의 상단 및 하단에 배치되는 복수개의 연결영역들을 구비한다. 특히 상기 각 연결영역에는 분리 제어라인의 방전시 방전을 빠르게 하기 위해 상기 분리 제어라인과 접지 사이에 접속되는 방전수단이 구비되는 것을 특징으로 한다.