| 主权项 |
1.一种封装半导体晶粒的结构至少包含:一导线架,该导线架具有复数个导线,该复数个导线中的每一个具有一上平面,该上平面包含一黏贴带;一半导体晶粒,该半导体晶粒具有一焊接面,该焊接面上有复数个焊垫;以及复数个导电性焊带,该复数个导电性焊带中的每一个,在该复数个焊垫中的每一个与该上平面上的该导线架中的该复数个导线中的每一个做电性连接,该复数个导电性焊带的每一个是一铜带(copper trace),该复数个焊垫位于该半导体晶粒表面的一位置,以连接该铜带,该位置位于该半导体晶粒表面的任一位置。2.如申请专利范围第1项之结构,其中上述之铜带是一条状铜,该条状铜之一端黏有一层贴带(tape)与弹性物(elastomer)。3.如申请专利范围第1项之结构,其中上述之铜带是一条状铜,该条状铜之一端黏有一层贴带(tape)。4.如申请专利范围第1项之结构,其中上述之复数个焊垫位于该半导体晶粒表面的该位置不限在该半导体晶粒表面的中央以及周缘。图式简单说明:第一图A显示以晶片上导线(Lead On Chip: LOC)制程,以进行传统技术的半导体晶粒之封装。第一图B用剖面图的方式显示以LOC制程,以进行传统技术的半导体晶粒之封装。第二图A显示当焊垫位于积体电路晶粒的边缘时,半导体封装的方法。第二图B用剖面图的方式显示当焊垫位于积体电路晶粒的边缘时,半导体封装的方法。第三图A显示用本发明的结构以LOC制程,进行半导体晶粒之封装。第三图B用剖面图的方式显示用本发明的结构以LOC制程,进行半导体晶粒之封装。第三图C为用剖面图的方式显示用本发明的结构以锡球(solder bump)进行半导体晶粒之封装。第四图显示依照本发明进行半导体晶粒连接之透视图。 |
