| 摘要 |
【课题】本发明提供一种制造步骤不复杂、在同一半导体基板上形成记忆体件和逻辑装置的半导体装置及其制造方法。【解决手段】省略逻辑装置区中形成矽化物保护膜的步骤,且闸极的侧壁与矽化物保护膜两者兼用。由此,在混装装置制作中能减少步骤数。以矽化物保护膜为掩模形成高浓度杂质区,故能提高离子注入条件的自由度。即便在记忆体件区中也不残留矽化物保护膜,故能不降低半导体装置的可靠性自定位地形成开口部分。因此,在记忆体件区的自定位接触开口部分中,能进行半导体装置中源极/汲极区与布线层的良好电连接。 |
| 主权项 |
1.一种半导体装置,在半导体基板(1)的正面包含记 忆体件区(100)和逻辑装置区(101)的半导体基板,其 具备有: 在前述记忆体件区(100)的正面形成隔有间隔以夹 着第1沟道区(3a)的一对第1和第2源极/汲极区(6a,6b); 及, 在前述逻辑装置区(101)的正面形成隔有间隔以夹 着第2沟道区(3b)的一对第1和第2低浓度杂质区(6c,6d );及, 在前述第1沟道区、第2沟道区上分别隔着闸极氧 化膜(5)形成的第1闸极(7b)、第2闸极(7d);及, 为覆盖前述第1闸极、前述第2闸极而形成的氧化 矽膜(9);及, 形成在前述氧化矽膜上的氮化矽膜(10);及, 形成在前述氮化矽膜上的层间绝缘膜(15);及, 在位于在前述存储区形成的前述层间绝缘膜(15)、 前述氮化矽膜(10)、前述氧化矽膜的前述第1源极/ 汲极区(6b)上部的区域形成的自定位接触开口部分 (17);及, 延伸到位于前述第1及第2低浓度杂质区上部的区 域,覆盖前述第2闸极上部和侧壁部而形成的、由 前述氧化矽膜和前述氮化矽膜(10)构成的侧壁膜; 及, 以前述侧壁膜的两端部作为端部形成在前述半导 体基板中的第1及第2高浓度杂质区(12c,12d)。2.如申 请专利范围第1项之半导体装置,其中,形成在逻辑 装置区(101)的第2闸极的上部和侧壁部的氧化矽膜( 9)和氮化矽膜(10)除了具有作为前述第2闸极(7d)的 侧壁膜的功能外,还具有作为矽化物保护膜的功能 。3.一种半导体装置之制造方法,在半导体基板(1) 的正面包含记忆体件区(100)和逻辑装置区(101)的半 导体装置之制造方法中,其具备有; 在前述记忆体件区隔有间隔以夹着第1沟道区(3a) 形成一对第1和第2源极/汲极区(6a,6b),并在前述逻 辑装置区隔有间隔以夹着第2沟道区(6e,6f)形成一 对第1和第2低浓度杂质区的步骤;及, 在前述第1沟道区(3a)、前述第2沟道区(3c)上分别隔 着闸极氧化膜(5)形成第1闸极、第2闸极的步骤;及, 为覆盖前述第1闸极(7b)、前述第2闸极(7e)而在前述 半导体基板上形成氧化矽膜的步骤;及 在前述氧化矽膜上形成氮化矽膜的步骤;及, 在前述第2闸极上部涂敷抗蚀层(11)并以抗蚀层为 掩模对前述氧化矽膜(9)和前述氮化矽膜(10)进行蚀 刻的步骤;及, 通过以前述抗蚀层、前述氧化矽膜、前述氮化矽 膜为掩模在前述半导体基板上自定位地注入杂质 离子,形成第1及第2高浓度杂质区(12a,12b)的步骤。4 .如申请专利范围第3项之半导体装置之制造方法, 其中,进一步具有: 在形成第1及第2高浓度杂质区的步骤后,在前述第1 及第2高浓度杂质区的表面区域形成高熔点金属矽 化物膜(14)的步骤。5.如申请专利范围第3或4项之 半导体装置之制造方法,其中,进一步具有: 在形成高熔点金属矽化物膜(14)的步骤后,在整个 半导体基板面上形成层间绝缘膜(15)的步骤;及, 在位于记忆体件区(100)中形成的前述层间绝缘膜( 15)、氮化矽膜(10)、氧化矽膜(9)的第1源极/汲极区 上部的区域形成自定位接触开口部分(17)的步骤。 6.如申请专利范围第5项之半导体装置之制造方法, 其中,形成自定位接触开口部分(7)的步骤包含: 通过将氮化矽膜(10)作为蚀刻阻挡膜对第1源极/汲 极区(6b)上部的层间绝缘膜(15)进行蚀刻,形成第1开 口的步骤;及, 通过对前述第1开口内部的前述氮化矽膜(10)和氧 化矽膜(9)进行蚀刻,形成到达前述第1源极/汲极区( 6b)的第2开口的步骤。图式简单说明: 第一图为说明本发明实施形态1中半导体装置制造 方法的剖面构造图。 第二图为说明本发明实施形态1中半导体装置制造 方法的剖面构造图。 第三图为说明本发明实施形态1中半导体装置制造 方法的剖面构造图。 第四图为说明本发明实施形态1中半导体装置制造 方法的剖面构造图。 第五图为说明本发明实施形态1中半导体装置制造 方法的剖面构造图。 第六图为说明本发明实施形态1中半导体装置制造 方法的剖面构造图。 第七图为说明本发明实施形态1中半导体装置制造 方法的剖面构造图。 第八图为说明本发明实施形态1中半导体装置制造 方法的剖面构造图。 第九图为说明本发明实施形态1中半导体装置制造 方法的剖面构造图。 第十图为说明本发明实施形态1中半导体装置制造 方法的剖面构造图。 第十一图为说明本发明实施形态1中半导体装置制 造方法的剖面构造图。 第十二图为说明本发明实施形态1中半导体装置及 其制造方法的剖面构造图。 第十三图为说明习知混装装置制造方法的剖面构 造图。 第十四图为说明习知混装装置制造方法的剖面构 造图。 第十五图为说明习知混装装置制造方法的剖面构 造图。 第十六图为说明习知混装装置制造方法的剖面构 造图。 第十七图为说明习知混装装置制造方法的剖面构 造图。 第十八图为说明习知混装装置制造方法的剖面构 造图。 第十九图为说明习知混装装置制造方法的剖面构 造图。 第二十图为说明习知混装装置制造方法的剖面构 造图。 第二十一图为说明习知混装装置制造方法的剖面 构造图。 第二十二图为说明习知混装装置制造方法的剖面 构造图。 第二十三图为说明习知混装装置制造方法的剖面 构造图。 第二十四图为说明习知混装装置及其制造方法的 剖面构造图。 第二十五图为说明习知混装装置所存在问题的剖 面构造图。 第二十六图为说明习知混装装置所存在问题的剖 面构造图。 第二十七图为说明习知混装装置所存在问题的剖 面构造图。 第二十八图为说明习知混装装置所存在问题的剖 面构造图。 第二十九图为说明习知混装装置所存在问题的剖 面构造图。 第三十图为说明习知混装装置所存在问题的剖面 构造图。 |
