发明名称 METHOD FOR OPERATING A PARALLEL ARRANGEMENT OF POWER SEMICONDUCTOR SWITCHES
摘要 <p>Es wird ein Verfahren zur statischen Symmetrisierung der Belastung von Leistungshalbleiterschaltern (S1, S2, S3) in einer Parallelschaltung (1) offenbart. Im Stand der Technik werden für diesen Zweck bei GTOs Schaltzeitpunkte und bei IGBTs Stromamplituden einzelner Schalter (S1, S2, S3) angepasst. Erfindungsgemäss wird ein Primärmuster (4) von Rahmenschaltpulsen für einen Gesamtstrom (i) durch die Parallelschaltung (1) vorgegeben und für mindestens einen Schalter (S1, S2, S3) ein Sekundärmuster (51, 52, 53) mit mehr oder weniger Pulsen als im Primärmuster (4) erzeugt. Durch die Puls-Asynchronizität ist im Gegensatz zu herkömmlichen Verfahren eine sehr schnelle Lastumverteilung zwischen den parallelen Schaltern (S1, S2, S3) möglich. Dadurch können induktive Schutzbeschaltungen zur Strombegrenzung reduziert oder vermieden werden. Das Verfahren ist kompatibel mit Verfahren zur dynamischen Synchronisierung des transienten Schaltens. Es ist für durchschaltende ("latchende") und amplitudenregelbare Leistungshalbleiterschalter (S1, S2, S3) geeignet. Ausführungsbeispiele betreffen die Hinzufügung bzw. Auslassung von Unterschaltpulsen bei langen bzw. kurzen Rahmenschaltpulsen sowie eine aktive Regelung (6) der Anzahl Unterschaltpulse in Abhängigkeit einer Belastung der Schalter (S1, S2, S3).</p>
申请公布号 WO0169784(A1) 申请公布日期 2001.09.20
申请号 WO2000IB00277 申请日期 2000.03.15
申请人 CT-CONCEPT TECHNOLOGIE AG;THALHEIM, JAN;RUEEDI, HEINZ 发明人 THALHEIM, JAN;RUEEDI, HEINZ
分类号 H03K17/08;H03K17/12;(IPC1-7):H03K17/12 主分类号 H03K17/08
代理机构 代理人
主权项
地址