发明名称 Multiple adjustable delay line for electronic systems
摘要 Línea de retardo múltiple y ajustable para sistemas electrónicos La línea de retardo múltiple y ajustable es un circuito electrónico digital que retarda varias señales eléctricas un intervalo de tiempo variable. Una de sus posibles aplicaciones es para el control TDAS, el cual, utilizando señales retardadas, suprime el régimen caótico de los sistemas dinámicos no autónomos en general, y de los convertidores electrónicos no autónomos DC-DC en particular. Consta de una etapa de conversión AD, una etapa de procesado digital y una etapa de conversión DA. La etapa de procesado digital consta de un subsistema de memorización y uno de control. El subsistema de memorización esta implementado por memorias RAM tipo FIFO, y el de control por un reloj de muestreo, un registro de desplazamiento y una red combinacional.
申请公布号 ES2159245(A1) 申请公布日期 2001.09.16
申请号 ES19990001787 申请日期 1999.07.23
申请人 UNIVERSITAT POLITECNICA DE CATALUNYA 发明人 TORIBIO MILLAN ELIEZER;GASTON LLADO DAVID
分类号 G08C13/00;H03K5/159;(IPC1-7):H03K5/159 主分类号 G08C13/00
代理机构 代理人
主权项
地址