| 主权项 |
1.一种积体电路金属化的方法,该方法包括:在半导体基体的表面上的绝缘层上提供一第一导电层;在该第一导电层上形成一电介层;以一光阻层覆盖该电介层并在该光阻上布以线图,以提一光阻罩;蚀刻至少一个通孔洞,穿透该电介层到达该第一导电层;去除该光阻罩;延伸该通孔洞使穿过该第一导电层,其中该第一导电层部份被暴露;清洗该第一导电层的暴露部份;和沉积一第二导电层于该电介层的表面及该通孔洞中,以完成制造该积体电路的金属化。2.如申请专利范围第1项的方法,其中该半导体基体包括在一半导体基体上与其内部的半导体元件结构。3.如申请专利范围第1项的方法,其中该第一导电层包括在一障壁金属层上的接触金属层。4.如申请专利范围第3项的方法,其中该第一导电层还包括在该接触金属层上的抗反射镀层。5.如申请专利范围第1项的方法,其中穿透该电介层的蚀刻是一种CF4电浆蚀刻。6.如申请专利范围第1项的方法,其中穿透该电介层的蚀刻是一种CF3电浆蚀刻。7.如申请专利范围第1项的方法,其中该通孔之延伸系用一等方性电浆蚀刻完成。8.如申请专利范围第7项的方法,其中该等方性电浆蚀刻是使用一C12/CF4基蚀刻剂并在约20到100瓦的低功率下进行。9.如申请专利范围第7项的方法,其中去除该光阻罩时生成一聚合物残渣在该电介层的表面与第一导电层的表面上,该聚合物残渣系以等方性电浆蚀刻除去。10.如申请专利范围第1项的方法,其中该通孔穿过该第一导电层之延伸会造成该电介层下面的过蚀凹陷,该凹陷防止该第一导电层暴露的部份在随后的程序中聚集聚合物群受到损伤。11.如申请专利范围第1项的方法,其中该通孔穿过该第一导电层之延伸系部份蚀刻,即其中该第一导电层仍有一部份保留在该通孔的下方未被蚀刻。12.如申请专利范围第1项的方法,其中该通孔穿过该第一导电层之延伸会造成一与下面的绝缘层接触的通孔。13.如申请专利范围第1项的方法,其中该第一导电层的暴露部份的清洁系用去离子水冲洗该表面。14.如申请专利范围第1项的方法,其中该第二导电层是由铝所组成,其中该铝在约400到600℃下流动以填满该通孔。15.如申请专利范围第1项的方法,其中该第二导电层是由铝合金所组成,其中该铝合金在约400到600℃下流动以填满该通孔。16.一种积体电路金属化的方法,该方法包括:在一半导体基体上和其内的半导体元件结构上提供一绝缘层;在该绝缘层上提供一第一导电层;沉积一中间金属电介层于该第一导电层上;以一光阻层覆盖该中间金属电介层并在该光阻上布以线图以提供一光阻罩;蚀刻至少一个通孔,穿透该中间金属电介层到达该第一导电层;去除该光阻罩;延伸该通孔洞,使穿过该第一导电层到达该绝缘层,其中在该中间金属电介层的下方形成一凹陷,其中的该第一导电层沿通孔壁部份被暴露;清洗该第一导电层暴露的部份;和沉积一第二导电层于该中间金属电介层的表面及该通孔中,完成制造该积体电路的金属化。17.如申请专利范围第16项的方法,其中该第一导电层包含在一障壁金属层上的一接触金属层。18.如申请专利范围第17项的方法,其中该第一导电层更包含在该接触金属层上的抗反射镀层。19.如申请专利范围第16项的方法,其中穿透该中间金属电介层的蚀刻是一种CF4电浆蚀刻。20.如申请专利范围第16项的方法,其中穿透该中间金属电介层的蚀刻是一种CF3电浆蚀刻。21.如申请专利范围第16项的方法,其中该通孔之延伸系用一等方性电浆蚀刻的蚀刻完成。22.如申请专利范围第21项的方法,其中该等方性电浆蚀刻是使用一Cl2/CF4基蚀刻剂,在约20到100瓦的低功率下进行。23.如申请专利范围第21项的方法,其中去除该光阻罩造成聚合物残渣在该中间金属电介层的表面与该第一导电层的顶部表面上聚集,并以等方性电浆蚀刻去除其表面之该聚合物残渣。24.如申请专利范围第16项的方法,其中该过蚀形成的凹陷可防止该第一导电层的暴露部份,在随后的程序中,聚集聚合物或受到损伤。25.如申请专利范围第16项的方法,其中该通孔穿过该第一导电层之延伸系部份蚀刻,其中该第一导电层的一部份仍保留在该通孔的下方未被蚀刻。26.如申请专利范围第16项的方法,其中该通孔穿过该第一导电层之延伸会造成一通孔,与下面之绝缘层接触。27.如申请专利范围第16项的方法,其中该第一导电层的暴露部份的清洁系用去离子水冲洗该表面。28.如申请专利范围第16项的方法,其中该第二导电层是由铝所组成,其中该铝在约400到600℃下流动以填满该通孔。29.如申请专利范围第16项的方法,其中该第二导电层是由铝合金所组成,其中该铝合金在约400到600℃下流动以填满该通孔。30.一种积体电路金属化的方法,该方法包括:在一半导体基体上和其内部的半导体元件结构上提供一绝缘层;在该绝缘层上提供一第一导电层;沉积一中间金属电介层于该第一导电层上;以一光阻层覆盖该中间金属电介层并在该光阻上布以线图以提供一光阻罩;蚀刻至少一个通孔,穿透该中间金属电介层到达该第一导电层因此该第一导电层局部被暴露;去除该光阻罩,因而在该中间金属电介层与该第一导电层被暴露部份的表面上形成一聚合物残渣;使用一等方性电浆蚀刻以延伸该通孔使之穿过该第一导电层到达该绝缘层,在该中间金属电介层的下方形成一凹陷,从该中间金属电介层与该第一导电层的暴露部份表面上去除聚合物残渣;及沉积一第二导电层于该中间金属电介层的表面上与该通孔中以完成制造该积体电路的金属化。31.如申请专利范围第30项的方法,其中该第一导电层包含一障壁金属层上的一接触金属层。32.如申请专利范围第31项的方法,其中该第一导电层更包含在该接触金属层上的抗反射镀层。33.如申请专利范围第30项的方法,其中穿透该中间金属电介层的蚀刻是一种CF4电浆蚀刻。34.如申请专利范围第30项的方法,其中穿透该中间金属电介层的蚀刻是一种CHF4电浆蚀刻。35.如申请专利范围第30项的方法,其中该等方性电浆蚀刻是使用一Cl2/CF4基蚀刻剂并在约20到100瓦的低功率下进行。36.如申请专利范围第30项的方法,其中该过蚀形成的凹陷可防止该第一导电层的暴露部份在随后的程序中,聚集聚合物或受到损伤。37.如申请专利范围第30项的方法,其中该等方性电浆蚀刻是一部份蚀刻,其中该第一导电层的一部份仍保留在该通孔的下方未被蚀刻。38.如申请专利范围第30项的方法,其中该等方性电浆蚀刻会造成一通孔,与下面之绝缘层接触。39.如申请专利范围第30项的方法,其中该第二导电层是由铝所组成,其中该铝在约400到600℃下流动以填满该通孔。40.一种具有垂直通孔/接触点的积体电路元件,包括:一覆盖在半导体基体上和其内的半导体元件结构上的绝缘层;一覆盖在该绝缘层上的第一导电层;一第二导电层,覆盖在该中间金属电介层上并填满穿过该中间金属电介层与该第一导电层的一通孔,其中该通孔包括该中间金属电介层下面的过蚀凹陷;及一钝化层,完成该积体电路元件。41.如申请专利范围第40项的元件,其中该通孔部份穿过该第一导电层。42.如申请专利范围第40项的元件,其中该通孔完全穿过该第一导电层到达该绝缘层的顶面。43.如申请专利范围第40项的元件,其中该第二导电层由在约400到600℃下流动的铝所组成。44.如申请专利范围第40项的元件,其中该第二导电层由在约400到600℃下流动的铝合金所组成。图式简单说明:第一图为先前技艺中一接触点的横断面示意图。第二图到第六图为本发明偏爱的具体实施例的横断面示意图。 |
