发明名称 氮化物半导体的磊晶成长
摘要 本发明系提供一种于成长氮化铝镓铟化合物半导体时减少差排密度(dis1ocation density)之材料与结构,其结构包含介于基板与氮化铝镓铟化合物半导体之间之一组应变舒缓界面层(strain re1easing inter1ayer),可明显降低因为氮化铝镓铟化合物半导体与基板间晶格匹配差异所产生之差排密度,增进氮化铝镓铟化合物半导体的成长结晶性。
申请公布号 TW454358 申请公布日期 2001.09.11
申请号 TW089113255 申请日期 2000.07.04
申请人 国联光电科技股份有限公司 发明人 张智松;蔡宗良;张中英
分类号 H01L33/00 主分类号 H01L33/00
代理机构 代理人 蔡玉玲 台北巿大安区敦化南路二段二一八号五楼A区
主权项 1.一种半导体元件,包含:一单晶基材;一组应变舒缓界面层,其成长于该单晶基材上;一包含AlxGa1-xN材料之缓冲层,0≦x≦1,其成长在该组应变舒缓界面层之上;一氮化铝镓铟晶层,其成长于缓冲层上。2.如申请专利范围第1项所述之半导体元件,其中单晶基材为氧化铝、或碳化矽或砷化镓材料。3.如申请专利范围第1项所述之半导体元件,其中该组应变舒缓界面层包含至少一应变舒缓界面层,该应变舒缓界面层选择性地包含一预定组成之In、Al、Ga及N材料。4.如申请专利范围第1项所述之半导体元件,其中该组应变舒缓界面层厚度范围介于10至100之间。5.如申请专利范围第1项所述之半导体元件,其中缓冲层厚度范围介于100至500之间。6.如申请专利范围第1项所述之半导体元件,其中该组应变舒缓界面层成长温度范围为约400℃至1000℃。7.如申请专利范围第1项所述之半导体元件,其中缓冲层成长温度范围为约400℃至1000℃。8.一种发光半导体元件,包含:一单晶基材;一组应变舒缓界电层,其成长于该单晶基材上;一包含AlyGa1-yN材料之缓冲层,0≦y≦1,其成长在该组应变舒缓界面层之上;一n型AlwInzGa1-w-zN包覆层,0≦w≦1,0≦z≦1,0≦w+z≦1,其成长在缓冲层上;一具有InGaN材料之活性层,其成长在n型包覆层上;一p型AlsIntGa1-s-tN包覆层,0≦s≦1,0≦t≦1,0≦s+t≦1,其成长在活性层上;一p型AluInvGa1-u-vN电极层,0≦u≦1,0≦v≦1,0≦u+v≦1,其成长在p型包覆层上。9.如申请专利范围第8项所述之半导体元件,其中单晶基材为氧化铝、或碳化矽或砷化镓材料。10.如申请专利范围第8项所述之半导体元件,其由该组应变舒缓界面层包含至少一应变舒缓界面层,该应变舒缓界面层选择性地包含一预定组成之In、Al、Ga及N材料。11.如申请专利范围第8项所述之半导体元件,其中应变舒缓界面层成长温度范围约为400℃至1000℃。12.如申请专利范围第8项所述之半导体元件,其中缓冲层成长温度范围约为400℃至1000℃。13.如申请专利范围第8项所述之半导体元件,其中应变舒缓界面层厚度范围介于10至100之间。14.如申请专利范围第8项所述之半导体元件,其中缓冲层厚度范围介于100至500之间。15.如申请专利范围第8项所述之半导体元件,其中n型包覆层是由掺杂Si,Tn,Ge中至少一种元素所形成。16.如申请专利范围第8项所述之半导体元件,其中p型包覆层及电极层是由掺杂Mg,Be,Cd,Zn,Ca,Ba,Sb中至少一种元素所形成。17.一种发光半导体元件,包含:一单晶基材;一组应变舒缓界面层,其成长于该单晶基材上;一包含AlyGa1-yN材料之缓冲层,0≦y≦1,其成长在该组应变舒缓界面层之上;一p型AlwInzGa1-w-zN包覆层,0≦w≦1,0≦z≦1,0≦w+z≦1,其成长在缓冲层上;一具有InGaN材料之活性层,其成长在p型包覆层上;一n型AlsIntGa1-s-tN层,0≦s≦1,0≦t≦1,0≦S+t≦1,其成长在活性层上,此n型AlsIntGa1-s-tN层作为发光活性层之包覆层及半导体元件之电极层。18.如申请专利范围第17项所述之半导体元件,其中单晶基材为氧化铝、或碳化矽或砷化镓材料。19.如申请专利范围第17项所述之半导体元件,其中该组应变舒缓界面层包含至少一应变舒缓界面层,该应变舒缓界面层选择性地包含一预定组成之In、Al、Ga及N材料。20.如申请专利范围第17项所述之半导体元件,其中应变舒缓界面层成长温度范围约为400℃至1000℃。21.如申请专利范围第17项所述之半导体元件,其中缓冲层成长温度范围约为400℃至1000℃。22.如申请专利范围第17项所述之半导体元件,其中应变舒缓界面层厚度范围介于10至100之间。23.如申请专利范围第17项所述之半导体元件,其中缓冲层厚度范围介于100至500之间。24.如申请专利范围第17项所述之半导体元件,其中n型AlsIntGa1-s-tN层是由掺杂Si,Tn,Ge中至少一种元素所形成。25.如申请专利范围第17项所述之半导体元件,其中p型包覆层是由掺杂Mg,Be,Cd,Zn,Ca,Ba,Sb中至少一种元素所形成。图式简单说明:第一图本发明氮化镓磊晶结构示意图第二图为第一图之第一应变舒缓界面层为氮化铟材料、第二应变舒缓界面层为氮化铝材料之氮化镓磊晶结构示意图第三图为第一图之第一应变舒缓界面层为氮化铝材料、第二应变舒缓界面层为氮化铟材料之氮化镓磊晶结构示意图第四图为第一图之应变舒缓界面层为氮化铝铟材料之氮化镓磊晶结构示意图第五图为第一图之第一应变舒缓界面层为氮化铟材料、第二应变舒缓界面层为氮化铝及第三应变舒缓界面层为氮化铟材料之氮化镓磊晶结构示意图第六图为第一图之第一应变舒缓界面层为氮化铝镓材料、第二应变舒缓界面层为氮化铝铟材料之氮化镓磊晶结构示意图第七图第一应变舒缓界面层为氮化铝材料、第二应变舒缓界面层为氮化铟材料之LED结构示意图第八图第一应变舒缓界面层为氮化铝铟材料、第二应变舒缓界面层为氮化铝镓材料之LED结构示意图第九图第一应变舒缓界面层为氮化铟镓材料、第二应变舒缓界面层为氮化铝铟材料之LED结构示意图
地址 新竹科学工业园区力行路十号九楼