| 主权项 |
1.一种晶片尺寸级封装构造,其包含:一半导体晶片具有复数个晶片焊垫设于其正面;一薄片基板(film substrate)利用一胶层贴附该半导体晶片之正面,该胶层具有复数个孔缝对应于晶片焊垫而设,该薄片基板包含一薄片(film)以及复数条设于其上之导电引线,其中该薄片具有复数个第一开孔对应于该胶层之孔缝而设,以及复数个第二开孔,该每一条导电引线具有第一端部突出于该薄片之第一开孔内,以及第二端部裸露于该薄片之第二开孔内;该每一个孔缝以及对应之第一开孔系为一导电膏(conductive paste)填满而将该导电引线之第一端部包埋于内,藉此电性连接该晶片之晶片焊垫以及薄片基板之导电引线;及复数个焊锡凸块,其经由该薄片之第二开孔而设于该导电引线之第二端部。2.依申请专利范围第1项之晶片尺寸级封装构造,其中该薄片基板之薄片系以聚醯亚胺(polyimide)制成。3.依申请专利范围第1项之晶片尺寸级封装构造,其中该导电膏系为导电环氧胶(conductive epoxy)。4.依申请专利范围第1项之晶片尺寸级封装构造,其中该焊锡凸块系含有约20%至约75%的锡,以及其他大部分成分为铅。5.依申请专利范围第4项之晶片尺寸级封装构造,其中该焊锡凸块系以共晶焊锡(eutectic solder)形成。6.依申请专利范围第1项之晶片尺寸级封装构造,其中该导电膏系含有约80%至约97%的铅,以及其他大部分成分为锡。7.依申请专利范围第6项之晶片尺寸级封装构造,其中该导电膏系含有约90%至约95%的铅。8.依申请专利范围第1项之晶片尺寸级封装构造,其中该导电引线系以铜制成。图式简单说明:第一图至第三图:其系用以说明根据本发明较佳实施例之薄片基板制造方法;第四图:根据本发明较佳实施例之复数个薄片基板形成一似晶圆结构之上视图;第五图:根据本发明第四图之局部放大图;第六图:沿本发明第五图6-6线之剖视图;第七图:本发明第四图所示之薄片基板利用一胶层贴至一晶圆后之部分剖视图;第八图至第九图:其系用以说明根据本发明较佳实施例之薄片基板制造方法;及第十图:根据本发明较佳实施例之晶片尺寸级封装构造之部分剖面图 |
