| 主权项 |
1.一种记忆体更新架构,包含有: 一原始(original)时序产生器(generator),用以提供一原 始时序(clock); 一第一时序产生器,用以提供一第一时序; 一记忆体阵列,包含有复数个记忆体,该记忆体区 分成复数个原始记忆体区段(memory segments); 一原始指向器(pointer),依据该原始时序,使该等原 始记忆体区段中之记忆体进行更新并符合一原始 更新时间(original refresh time);以及 一第一指向器,用以定义出至少一原始记忆体区段 为一第一记忆体区段,并依据该第一时序,使该第 一记忆体区段之记忆体进行更新以符合一比该原 始更新时间短之第一更新时间。2.如申请专利范 围第1项之架构,其中,该第一指向器系为一可程式 化指向器。3.如申请专利范围第1项之架构,其中, 该记忆体系为动态随机存取记忆体(dynamic random access memory, DRAM)。4.如申请专利范围第1项之架构, 其中,该第一时序产生器包含有一除法器(divider), 用以将该原时序降频以产生该第一时序。5.如申 请专利范围第4项之架构,其中,该除法器系为一可 程式化之除法器,可以决定该第一时序对该原始时 序的降频率。6.如申请专利范围第1项之架构,其中 ,该原始指向器包含有: 一原始计数器(first counter),据该原始时序,产生一 原始数値;以及 一原始多工器(first multiplexer),对该原始数値所相 对应之原始记忆体区段进行更新。7.如申请专利 范围第1项之架构,其中,该第一指向器包含有: 一第一计数器,依据该第一时序,产生一第一数値; 以及 一第一多工器,对该第一数値所相对应之第一记忆 体区段进行更新。8.如申请专利范围第1项之架构, 其中,该第一记忆体区段系为该复数之原始记忆区 段的其中一部份。9.如申请专利范围第8项之架构, 其中,该第一多工器系为一可程式化之多工器,用 以定义该等原始记忆区段之其中一部份为该第一 记忆体区段。10.如申请专利范围第1项之架构,其 中,该等原始记忆区段之记忆体并不与该第一记忆 体区段之记忆体同时更新。11.一种记忆体资料更 新方法,适用于一记忆体阵列,该记忆体阵列包含 有复数个原始记忆体区段(segments),每一原始记忆 体区段包含有复数个同时更新之记忆体,该方法包 含有: 定义至少一第一记忆体区段,该第一记忆体区段系 为该等原始记忆体区段其中之一,且位于该第一记 忆体区段之记忆体所需的更新时间(refresh time)均 小于一原始更新时间,且大于一第一更新时间; 提供一原始时序以及一第一时序; 依据该原始时序,使该等原始记忆体区段中之记忆 体进行更新并且符合该原始更新时间;以及 依据该第一时序,使该第一记忆体区段中之记忆体 进行更新并且符合该第一更新时间。12.如申请专 利范围第11项之更新方法,其中,该记忆体系为动态 随机存取记忆体(dynamic random access memory,DRAM)。13. 如申请专利范围第11项之更新方法,其中,该第一时 序系将该原始时序降频而产生。14.如申请专利范 围第11项之更新方法,其中,该等原始记忆区段之记 忆体并不与该第一记忆体区段之记忆体同时更新 。15.一种记忆体的测试方法,适用于一记忆体更新 架构,该记忆体更新架构包含有: 一原始时序产生器,用以提供一原始时序; 一第一时序产生器,用以提供一第一时序; 一记忆体阵列,包含有复数个记忆体,该记忆体区 分成复数个原始记忆体区段(memory segments); 一原始指向器(first pointer),依据该原始时序,使该 等原始记忆体区段中之记忆体进行更新并符合一 原始更新时间(first refresh interval);以及 一可程式化之第一指向器,可程式化的选择记忆体 ,且依据该第一时序,使被择到之记忆体进行更新 并符合一比该原始更新时间短之第一更新时间。 该测试方法包含有下列步骤: 进行一更新时间测试,以定义更新时间介于该原始 更新时间与该第一更新时间之间的记忆体所在之 原始记忆体区段为第一记忆体区段;以及 程式化该第一指向器,以使该第一指向器可以依据 该第一时序更新该第一记忆体区段中的记忆体。 16.如申请专利范围第15项之测试方法,其中,该记忆 体系为动态随机存取记忆体(dynamic random access memory,DRAM)。17.如申请专利范围第15项之测试方法, 其中,该第一时序产生器包含有一除法器(divider), 用以将该原始时序降频以产生该第一时序。18.如 申请专利范围第17项之测试方法,其中,该除法器系 为一可程式化之除法器,可以决定该第一时序对该 原始时序的降频率。19.如申请专利范围第15项之 测试方法,其中,该原始指向器包含有: 一原始计数器(first counter),依据该原始时序,产生 一原始数値;以及 一原始多工器(first multiplexer),对该原始数値所相 对应之原始记忆体区段进行更新。20.如申请专利 范围第15项之测试方法,其中,该第一指向器包含有 : 一第一计数器,依据该第一时序,产生一第一数値; 以及 一可程式化之第一多工器,用以定义该等原始记忆 区段之其中一部份为该第一记忆体区段,并对该第 一数値所相对应之第一记忆体区段进行更新21.如 申请专利范围第15项之测试方法,其中,该第一记忆 体区段系为该复数之原始记忆区段的其中一部份 。22.如申请专利范围第15项之测试方法,其中,该等 原始记忆区段之记忆体并不与该第一记忆体区段 之记忆体同时更新。图式简单说明: 第一图为习知的动态随机存取记忆体的架构示意 图; 第二图为习知的记忆体更新架构; 第三图为一个16Mbit之DRAM晶片之更新测试结果图; 第四图为本发明之记忆体更新架构示意图; 第五图为本发明之更新方法的示意图; 第六图为本发明之测试方法的示意图; 第七图为一个16Mbit之DRAM晶片之更新测试结果以及 运用本发明之示意图; 第八图为本发明之更新时序图; 第九图为第四图中之第一时序产生器的示意图;以 及 第十图A与第十图B分别为第四图中之原始指器与 第一指向器的示意图。 |
