| 主权项 |
1.一种二维影像资料的压缩架构,包括:一记忆体,包括线缓冲器与影像缓冲器,用以分别储存扫瞄线的图素资料与影像的图素资料;一位址选择装置,用以选择将上述记忆体之线缓冲器的位址或是影像缓冲器的位址输入至上述记忆体;一暂存器系用以将扫瞄到的图素资料暂存,留到下一图素输入时取出,以得到前一图素之値;一除二电路系用以使上述暂存器及上述线缓冲器输出讯号的値为输入値的一半;一1加2减输入之加减法器系分别接收扫瞄到的图素资料、经过上述除二电路的线缓冲器之图素资料、及经过上述暂存器与除二电路的图素资料,并加以运算;一资料写入选择装置,用以对应于上述位址选择装置所输出的位址,可选择将上述扫瞄到的图素资料写入至上述记忆体的线缓冲器内,或选择将上述运算结果写入至上述记忆体的影像缓冲器内;及一控制逻辑单元,控制对上述记忆体的读取,并用以控制上述资料写入选择装置对上述记忆体的资料写入。2.如申请专利范围第1项之二维影像资料的压缩架构,更包括一线缓冲器位址产生器及一影像缓冲器位址产生器,分别连接至上述位址选择装置的两输入端,藉由上述位址选择装置选取上述线缓冲器位址产生器或是上述影像缓冲器位址产生器所产生的位址作为输出。3.如申请专利范围第1项之二维影像资料的压缩架构,其中,上述1加2减输入之加减法器的运算系根据下式an,n=an,n-an-1,n/2-an,n-1/2计算出an,n,其中,an,n为扫瞄到的图素资料,an-1,n为自上述记忆体的线缓冲器中读取的图素资料,而an,n-1则为经过上述暂存器延迟输出之前一个扫瞄到的图素资料。4.如申请专利范围第2项之二维影像资料的压缩架构,更包括一资料读取闩锁,用以自上述记忆体的线缓冲器中,读取前一扫瞄线之相同顺序的图素之资料。5.一种二维影像资料的压缩架构,包括:一第一记忆体,作为线缓冲器,用以储存扫瞄线的图素资料;一第二记忆体,作为影像缓冲器,用以储存影像的图素资料;一暂存器系用以将扫瞄到的图素资料暂存,留到下一图素输入时取出,以得到前一图素之値;一除二电路系用以使上述暂存器及上述第一记忆体输出的讯号値为输入値的一半;一1加2减输入之加减法器系分别接收扫瞄到的图素资料、经过除二电路的线缓冲器图素资料、及经过上述暂存器与除二电路的图素资料,并加以运算;及一控制逻辑单元,用以控制上述资料写入选择装置对上述第一记忆体与第二记忆体的资料读取与写入。6.如申请专利范围第5项之二维影像资料的压缩架构,更包括一缓冲器位址产生器,连接至上述第一记忆体,用以受上述控制逻辑单元控制,输出线缓冲器的位址资料。7.如申请专利范围第5项之二维影像资料的压缩架构,更包括一影像缓冲器位址产生器,连接至上述第二记忆体,用以受上述控制逻辑单元控制,输出影像缓冲器的位址资料。8.如申请专利范围第5项之二维影像资料的压缩架构,其中,上述1加2减输入之加减法器的运算系根据下式an,n=an,n-an-1,n/2-an,n-1/2计算出an,n,其中,an,n为扫瞄到的图素资料,an-1,n为自上述第一记忆体中读取的图素资料,而an,n-1则为经过上述暂存器延迟输出之前一个扫瞄到的图素资料。9.如申请专利范围第5项之二维影像资料的压缩架构,更包括一资料读取闩锁,用以自上述记忆体的线缓冲器中,读取前一扫瞄线之相同顺序的图素之资料图式简单说明:第一图系一扫瞄影像之图素关系的示意图;第二图系绘示本发明之快速处理的二维影像资料的压缩架构的资料处理流程示意图;第三图系绘示本发明之快速处理的二维影像资料的压缩架构的一实施例的电路方块图;第四图系绘示本发明之快速处理的二维影像资料的压缩架构的操作流程图;第五图系绘示本发明中利用DRAM做为线缓冲器时之时序图;第六图系绘示本发明之快速处理的二维影像资料的压缩架构的另一实施例的方块图。 |
