| 主权项 |
1.一种于一多处理器电脑系统预留管理之方法,该电脑系统包括一远端处理节点及一本地处理节点耦合至该节点互连体,其中该远端处理节点包括一具有相关的快取阶层之处理器,及该本地处理节点包括一共享系统记忆体含有复数记忆体区组,及一相干性目录其指示复数记忆体区组之远端拷贝可能的相干状态,该方法包含:于对该处理器维持一预留之该远端处理节点,预留非驻在相关快取阶层内部之复数记忆区组中之一记忆体区组;以及于该本地处理节点之相干性目录内部,设定一相干性指标器成为一状态以指示被预留的记忆体区组可能非排它地保有于该远端处理节点。2.如申请专利范围第1项之方法,其进一步包含:储存该记忆体区组于相关快取阶层;设定预留于该远端处理节点;设定相干性指标器至一状态以指示记忆体区组仅维持于远端处理节点;以及随后由相关快取阶层解除记忆体区组的配置以及将该记忆体区组写回共享系统记忆体。3.如申请专利范围第2项之方法,其中写回记忆体区组包含由远端处理节点传输回写异动至本地处理节点,其中回写异动指示相干性指标器必须被更新为共享状态。4.如申请专利范围第3项之方法,其中该远端处理节点进一步包括一节点控制器,其中写回记忆体区组进一步包含:传输一回写异动至该节点控制器,指示相干性指标器须被更新至无效状态;以及响应于节点控制器接收到回写异动,于传输回写异动至本地处理节点前转变该回写异动,其中该被转变的回写异动指示相干性指标器须被更新为共享状态。5.如申请专利范围第4项之方法,其中该转变系仅于记忆体区组相对于共享系统记忆体修改以及预留为有效时进行预留。6.如申请专利范围第1项之方法,其进一步包含:回应于本地处理节点接收到异动指示记忆体区组更新,将该异动由本地处理节点发送至远端处理节点;以及回应于远端处理节点接收到被发送的异动,若该预留为有效则消除预留;以及更新相干性指标器成为无效状态。7.一种电脑系统,包含:一节点互连体;以及复数处理节点耦合至节点互连体,其中复数处理节点包括至少一远端处理节点及一本地处理节点,该远端处理节点包括一具有相关的快取阶层之处理器,以及本地处理节点包括:一含有复数记忆体区组之共享系统记忆体;以及一相干性目录,其指示被储存于至少一本地处理节点以外之处理节点之该等复数记忆体区组中,记忆体区组拷贝可能的相干状态,其中若处理器对非驻在快取阶层内部之该等复数记忆区组之一记忆体区组具有预留,则相干性目录对一状态设定一相干性指标器,指示被预留的记忆体区组可能非排它地被预留于远端处理节点。8.如申请专利范围第7项之电脑系统,其中该相干性目录更新相干性指标器由指示该记忆体区组仅预留于远端处理节点之状态成为指示被预留的区组可能响应接收自远端处理节点之一规定该记忆体区组之回写异动而非排它地预留于该远端处理节点状态。9.如申请专利范围第8项之电脑系统,其中该回写异动指示相干性指标器必须更新为共享状态。10.如申请专利范围第9项之电脑系统,其中该远端处理节点进一步包括一节点控制器其接收来自处理器的回写异动,回写异动指示相干性指标器须被更新为无效状态,其中该节点控制器系于传输回写异动至本地处理节点前转变回写异动,因此被转变后的回写异动指示相干性指标器须被更新为共享状态。11.如申请专利范围第10项之电脑系统,其中该节点控制器唯有于记忆体区组相对于共享记忆体被修改以及预留为有效时才进行该项转变。12.如申请专利范围第7项之电脑系统,其中该电脑系统进一步包含:发送装置,响应于本地处理节点接收到异动指示更新为该记忆体区组,发送异动由本地处理节点至远端处理节点;取消装置,响应接收前向异动于远端处理节点,若该预留为有效则取消该预留;以及响俞于本地处理节点接收到异动指示更新至记忆体区组,相干性目录将相干性指标器更新为无效状态。图式简单说明:第一图说明根据本发明之NUMA电脑系统之具体实施例;第二图为第一图所示节点控制器之进一步细节方块图;第三图A及第三图B为根据本发明之第一范例预留管理方法之高阶逻辑流程图;以及第四图A及第四图B为根据本发明之第二范例预留管理方法之高阶逻辑流程图。 |
