| 主权项 |
1.一种可程式规划驱动电路,主要包括有复数个驱动单元,每一驱动单元包括:一开关电晶体,其源极连接电源;一电流输出电晶体,其源极连接该开关电晶体之汲极,其汲极作为该驱动单元之行/列输出端;一放电电晶体,其源极连接至该电流输出电晶体之汲极,其汲极接地;一第一多工器,其输出端连接该开关电晶体之闸极,其第一输入端及第二输入端系分别作为该驱动单元之列输入端及行输入端;一第二多工器,其输出端连接该放电电晶体之闸极,其第一输入端系连接该列输入端,其第二输入系作为一放电控制端;以及一第三多工器,其输出端连接该电流输出电晶体之闸极,其第一及第二输入端系分别与接地端及一偏压输出端相连,其中,该第一、第二及第三多工器之控制端系共同连接而作为可程式规划控制端。2.如申请专利范围第1项所述之可程式规划驱动电路,其中,该开关电晶体及电流输出电晶体均为PMOS电晶体,该放电电晶体为NMOS电晶体。3.如申请专利范围第2项所述之可程式规划驱动电路,其中,当该可程式规划控制端之输入信号设为逻辑1时,每一多工器之输出端系切换连接第二输入端,而使该驱动单元成为一行驱动单元。4.如申请专利范围第2项所述之可程式规划驱动电路,其中,当该可程式规划控制端之输入信号设为逻辑0时,每一多工器之输出端系切换连接第一输入端,而使该驱动单元成为一列驱动单元。5.一种可程式规划驱动电路,主要包括有复数个驱动单元,每一驱动单元包括:一开关电晶体,其源极连接电源;一电流输出电晶体,其源极连接该开关电晶体之汲极,其波极作为该驱动单元之行/列输出端;一放电电晶体,其源极连接至该电流输出电晶体之汲极,其汲极接地;一预充电电晶体,其源极与汲极分别连接该电源输出电晶体之源极与汲极;一第一多工器,其输出端连接该开关电晶体之闸极,其第一输入端及第二输入端系分别作为该驱动单元之列输入端及行输入端;一第二多工器,其输出端连接该放电电晶体之闸极,其第一输入端系连接该列输入端,其第二输入端系作为一放电控制端;一第三多工器,其输出端连接该电流输出电晶体之闸极,其第一及及第二输入端系分别与接地端及一偏压输出端相连;以及一第四多工器,其输出端连接该预充电电晶体之闸极,其第一输入端系连接电源,其第二输入端系作为一预充电控制端;其中,该第一、第二、第用及第四多工器之控制端系共同连接以作为可程式规划控制端。6.如申请专利范围第5项所述之可程式规划驱动电路,其中,该开关电晶体、电流输出电晶体及预充电电晶体均为PMOS电晶体,该放电电晶体为NMOS电晶体。7.如申请专利范围第6项所述之可程式规划驱动电路,其中,当该可程式规划控制端之输入信号设为逻辑1时,每一多工器之输出端系切换连接第二输入端,而使该驱动单元成为一行驱动单元。8.如申请专利范围第7项所述之可程式规划驱动电路,其中,当该可程式规划控制端之输入信号设为逻辑0时,每一多工器之输出端系切换连接第一输入端,而使该驱动单元成为一列驱动单元。9.一种可程式规划驱动电路,主要包括有复数个驱动单元,每一驱动单元包括:一开关电晶体,其源极连接电源;一电流输出电晶体,其源极连接该开关电晶体之汲极,其汲极作为该驱动单元之行/列输出端;一放电电晶体,其源极连接至该电流输出电晶体之汲极,其汲极接地;一自动钳位预充电电晶体,其源极与汲极分别连接该电流输出电晶体之汲极与源极;一第一多工器,其输出端连接该开关电晶体之闸极,其第一输入端及第二输入端系分别作为该驱动单元之列输入端及行输入端;一第二多工器,其输出端连接该放电电晶体之闸极及该自动钳位预充电电晶体之闸极,其第一输入端系连接该列输入端,其第二输入端系作为一放电控制端;一第三多工器,其输出端连接该电流输出电晶体之闸极,其第一及及第二输入端系分别与接地端及一偏压输出端相连,其中,该第一、第二及第三多工器之控制端系共同连接以作为可程式规划控制端。10.如申请专利范围第9项所述之可程式规划驱动电路,其中,该开关电晶体及电流输出电晶体均为PMOS电晶体,该放电电晶体及自动钳位预充电电晶体均为NMOS电晶体。11.如申请专利范围第10项所述之可程式规划驱动电路,其中,当该可程式规划控制端之输入信号设为逻辑1时,每一多工器之输出端系切换连接第二输入端,而使该驱动单元成为一行驱动单元。12.如申请专利范围第10项所述之可程式规划驱动电路,其中,当该可程式规划控制端之输入信号设为逻辑0时,每一多工器之输出端系切换连接第一输入端,而使该驱动单元成为一列驱动单元。图式简单说明:第一图:系显示本发明之第一实施例的可程式规划驱动电路之一驱动单元。第二图:系显示本发明之第二实施例的可程式规划驱动电路之一驱动单元。第三图:系显示本发明之第三实施例的可程式规划驱动电路之一驱动单元。第四图:系为用以规划本发明之可程式规划驱动电路之示意图。第五图:系为习知有机发光发射平面显示板与安电压驱动电路的系统构造图。第六图:系为习知有机发光发射平面显示板与定电流驱动电路的系统构造图。第七图:系为习知之定电流行驱动单的电路图。第八图:系为习知之定电压行驱动单的电路图。 |
