用于从存储介质重放记录数据的数字锁相环的数据检测器

摘要

本发明揭示一种基于全数字锁相环(PLL)电路的数据检测器,PLL电路用于接收来自盘片存储介质的输入读数据,并提供实质上消除颤动的输出同步信号和同步的读数据,包括将反馈计数值限制成预先决定的范围,以便将内部同步信号限制成期望的范围的电路,在无效的期间对基于数字PLL电路的预先决定的部分进行复位的复位电路,和从给出的第1频率的时钟信号生成不同于第1频率的第2频率以支持不同数据频率的电路。

主权项

1．一种数字锁相环(PLL)电路，用于接收来自盘片存储介质的输入读数据，并提供实质上消除颤动的输出同步信号和同步的读数据，其特征在于，包括生成可变速率内部同步信号的装置，所述内部同步信号的每个期间的长度按照在前一期间结束提供的初始计数值加以确定，在所述内部同步信号的每个期间的固定位置上建立基准点，对每个所述输入读数据的脉冲，通过相减输入读数据脉冲和与所述输入读数据脉冲同时发生的内部同步信号期间的所述基准点计算这两点之间相位差的装置，根据所述相位差和迄今为止的计算得到的相位差，计算反馈计数值的装置，将所述反馈计数值加到给出的计数值上，以获得所述初始计数值的加法器，将所述内部同步信号2分频成所述输出同步信号的装置，由所述输入读数据和所述内部同步信号，生成所述同步读数据的装置，将所述反馈计数值限制到预先决定的范围，以便将所述内部同步信号限制到期望的范围的装置。