发明名称 在切割线上形成沟渠结构之制程方法
摘要 一种在切割线上形成沟渠结构之制程方法,其步骤包括提供一已经完成前段制程之半导体基板,其中该半导体基板系形成复数个晶片,上述晶片之间系为切割线,再以沉积方式在上述半导体基板表面形成一防护层,最后再利用微影及蚀刻技术在晶片表面形成焊垫接触窗,同时并在上述之切割线上形成沟渠结构。
申请公布号 TW451323 申请公布日期 2001.08.21
申请号 TW089112783 申请日期 2000.06.28
申请人 台湾积体电路制造股份有限公司 发明人 曹峻源
分类号 H01L21/28 主分类号 H01L21/28
代理机构 代理人 李长铭 台北巿中山区南京东路二段二十一巷八号二楼
主权项 1.一种在切割线上形成沟渠结构之制程方法,其步骤包括:(a)提供一已经完成前段制程之半导体基板,其中该半导体基板具有复数个晶片且上述晶片之间具有切割线;(b)在该半导体基板表面形成一防护层;以及(c)利用微影及蚀刻技术在晶片表面形成焊垫接触窗,同时在切割线上形成沟渠结构。2.如申请专利范围第1项所述之在切割线上形成沟渠结构之制程方法,其中步骤(c)之沟渠结构系为下字型结构并形成于切割线之交点位置。3.如申请专利范围第2项所述之在切割线上形成沟渠结构之制程方法,其中该半导体基板系利用切割线之未形成十字形沟渠结构之区域做为测试区并设置对准记号或测试线路等元件。4.如申请专利范围第1项所述之在切割线上形成沟渠结构之制程方法,其中步骤(c)之沟渠系为线状结构并形成于切割线之上。5.如申请专利范围第4项所述之在切割线上形成沟渠结构之制程方法,其中该半导体基板系利用其上之晶片做为测试区并设置对准记号或测试线路等元件。6.如申请专利范围第1项所述之在切割线上形成沟渠结构之制程方法,其中该焊垫接触窗和沟渠结构形成于同一片光罩之上。7.如申请专利范围第1项所述之在切割线上形成沟渠结构之制程方法,其中步骤(b)之防护层系以沉积方式形成于半导体基板之上。8.一种在切割线上形成沟渠结构之制程方法,其步骤包括:(a)提供一已经完成前段制程之半导体基板,其中该半导体基板系具有复数个晶片且上述晶片之间具有切割线;(b)在该半导体基板表面形成一防护层;以及(c)利用微影及蚀刻技术在晶片表面形成焊垫接触窗;其特征在于:步骤(c)在形成焊垫接触窗的过程中,并同时利用微影及蚀刻技术在半导体基板之切割线上形成沟渠结构。9.如申请专利范围第8项所述之在切割线上形成沟渠结构之制程方法,其中该沟渠结构系为十字形结构并形成于切割线之交点处。10.如申请专利范围第9项所述之在切割线上形成沟渠结构之制程方法,其中该半导体基板系利用切割线之未形成十字形沟渠之区域做为测试区并设置对准记号和测试线路等元件。11.如申请专利范围第8项所述之在切割线上形成沟渠结构之制程方法,其中该沟渠结构系为线状结构并形成于切割线之上。12.如申请专利范围第11项所述之在切割线上形成沟渠结构之制程方法,其中该半导体基板系利用其上之晶片做为测试区并设置对准记号和测试线路等元件。13.如申请专利范围第8项所述之在切割线上形成沟渠结构之制程方法,其中该焊垫接触窗和沟渠结构形成于同一片光罩之上。14.如申请专利范围第8项所述之在切割线上形成沟渠结构之制程方法,其中步骤(b)之防护层系以沉积方式形成于半导体基板之上。图式简单说明:第一图系为半导体基板示意图;第二图系为习知技术之对半导体基板之晶片进行切割之流程图;第三图系为本发明之在切割线上形成沟渠结构之制程方法流程图;第四图A、第四图B系为本发明之沟渠结构形状示意图。
地址 新竹科学工业园区园区三路一二一号