| 主权项 |
1.一种电荷泵送电路,其系以多数段串联连接包括:电晶体,汲极及闸极互相连接;电容器,具有一方之电极连接于该电晶体之汲极之连接节点;之部分,并含工作时赋予前述互相邻接之连接节点驱动电位交互成高电平与低电平之电路,其特征为:前述电荷泵送电路停止工作时,前述各电容器之连接节点驱动电位,全部被固定于接近电荷泵送电路之输出电平之同一电平。2.如申请专利范围第1项之电荷泵送电路,包括控制机构系控制该电荷泵送电路停止工作时之输出电平维持在一定値。3.如申请专利范围第1项之电荷泵送电路,其中前述电晶体之阈値电压为0.5V以下。4.一种电荷泵送电路,其系以多数段串联连接包括:电晶机,汲极及闸极互相连接:电容器,具有一方之电极连接于该电晶体之汲极之连接节点:之部分,并含工作时赋予前述各电容器互相邻接之连接节点驱动电位交互成高电平与低电平之电路,其特征为:前述电荷泵送电路停止工作时,使前述各电容器之连接节点驱动电位,全部成为对电荷泵送电路输出之逆流控制用电平。5.如申请专利范围第4项之电荷泵送电路,包括控制机构系控制该电荷泵送电路停止工作时之输出电平维持在一定値。6.如申请专利范围第4项之电荷泵送电路,其中前述电晶体之阈値电压为0.5V以下。7.一种电荷泵送电路,其系以多数段串联连接包括:电晶体,汲极及闸极互相连接;电容器,具有一方之电极连接于该电晶体之汲极之连接节点;之部分,并含工作时赋予前述各电容器互相邻接之连接节点驱动电位交互成高电平与低电平之电路,停止工作时,前述各电容器之连接节点驱动电位,全部被固定于接近被昇压之输出电压之同一电压电平,其特征为:前述电荷泵送电路,以外部之电源电压为输入电压,依非挥发性半导体装置之内部控制讯号,于使用前述非挥发性半导体装置之记忆单元阵列之记忆资料之写入(write)、读取(read)、擦除(erase)中之至少1项之电源电路,输出昇压电路(boostedvoltage),前述昇压电路,被输入至少前述记忆单元阵列之列解码器、行解码器、及源/井解码器中之任何1个。8.如申请专利范围第7项之电荷泵送电路,其中前述记忆资料读取所用电源电路,及前述记忆资料写入或擦除所用电源电路,包含接通/断开控制电路为若前述各电源电路之昇压电压为一定値以下时,驱动(drive)前述电荷泵送电路,而前述电源电路之昇压电压达一定値时,停止前述电荷泵送电路之驱动。9.如申请专利范围第8项之电荷泵送电路,其中前述记忆资料写入或擦除所用电源电路,更包含调整电路为控制前述电源电路之昇压电压値,并重复自动写入(automatic write)与验证读取(verify read)。10.如申请专利范围第8项之电荷泵送电路,其中前述记忆资料写入或擦除所用电源电路,输出一定负之昇压电压値,而前述记忆资料写入或擦除所用电源电路,更包含转换电路为转换前述一定负之昇压电压与一定电压,又前述转换电路在前述昇压电路停止工作期间,将前述电荷泵送电路之输出转换为前述一定电压。图式简单说明:第一图系先前之电荷泵送电路构造电路图。第二图A系形成于基板上之二极体连接(diodeconnection)之I型电晶体(I-type transistor)各电位节点(each potential node)电路图。第二图B系第二图A所示条件之对汲电压VD之汲电流ID之特性曲线(characteristic curves)图。第三图A系形成于基板上之I型电晶体各电位节点电路图。第三图B系第三图A所示条件之对闸电压VG之汲电流ID之特性曲线图。第四图A系形成于基板上之I型电晶体各电位节点电路图。第四图B系第四图A所示条件之对闸电压VG之汲电流ID之特性曲线图。第五图A系先前电荷泵送电路从待机状态移至作用状态时,电荷泵送工作之初期电压特性(initialvoltage characteristics)之模拟结果图。第五图B系先前电荷泵送电路从待机状态移至作用状态时,电荷泵送工作之初期电压特性(initialcurrent characteristics)之模拟结果图。第六图系本发明第1实施形态有关之电荷泵送电路之方块构造图。第七图系本发明第1实施形态有关之电荷泵送电路之检测电路构造图。第八图系本发明第1实施形态有关之电荷泵送电路之电路构造图。第九图系本发明第1实施形态有关之电荷泵送电路之因逆流之昇压电平下降模拟结果与先前比较图。第十图A系第1实施形态有关之电荷泵送电路从待机状态移至作用状态时,电荷泵送工作之初期电压特性之模拟结果图。第十图B系第1实施形态有关之电荷泵送电路从待机状态移至作用状态时,电荷泵送工作之初期电压特性之模拟结果图。第十一图系第2实施形态有关之电荷泵送电路应用例图。第十二图系第3实施形态有关之非挥发性半导体记忆装置之电源系统图。第十三图系第3实施形态有关之非挥发性半导体记忆装置之读取、写入/擦除用电源构造图。第十四图系第3实施形态有关之非挥发性半导体记忆装置之电荷泵送电路之实施接通/断开控制之控制电路构造图。第十五图系第3实施形态有关之非挥发性半导体记忆装置之电荷泵送电路之控制输出之调整器电路构造图。 |
