发明名称 积体电路中制作不同电阻之元件于同一晶片上的制造方法
摘要 本发明揭露一种将具有不同电阻之元件制作于同一晶片上的方法,其基本结构如下:于矽基板上依序形成一绝缘层和一复晶矽层。本发明的特点乃是藉着将复晶矽蚀刻至一适中厚度,使此二元件具有不同之截面积,因此具有不同的电阻;其中适中厚度可由对复晶矽进行湿蚀刻之速率和时间控制。
申请公布号 TW451489 申请公布日期 2001.08.21
申请号 TW087104772 申请日期 1998.03.30
申请人 台湾积体电路制造股份有限公司 发明人 陈森福;沈志恒
分类号 H01L29/02 主分类号 H01L29/02
代理机构 代理人 郑煜腾 台北巿松德路一七一号二楼
主权项 1.一种积体电路中制作不同电阻之元件于同一晶片上的方法,其步骤如下:(a)于积体电路之矽基板上形成一绝缘层,并于绝缘层上形成一复晶矽;(b)于所述之复晶矽上方形成一光阻,加以定义后,将复晶矽蚀刻至一适中厚度;(c)于所述之复晶矽上方形成一光阻,以定义两个电性元件的位置并将复晶矽蚀刻;(d)以掺杂物进行掺杂。2.如申请专利第1项所述之积体电路中制作不同电阻之元件于同一晶片上的方法,其中步骤a之绝缘层为氧化层(SiO2)。3.如申请专利第1项所述之积体电路中制作不同电阻之元件于同一晶片上的方法,其中步骤a所述之绝缘层的厚度介于100到4000之间。4.如申请专利第1项所述之积体电路中制作不同电阻之元件于同一晶片上的方法,其中步骤a所述之复晶矽形成的方式是低压化学气相沈积法(low pressure chemical vapordeposition)。5.如申请专利第1项所述之积体电路中制作不同电阻之元件于同一晶片上的方法,其中步骤a所述之复晶矽的厚度介于1000-6000之间。6.如申请专利第1项所述之积体电路中制作不同电阻之元件于同一晶片上的方法,步骤b中复晶矽的蚀刻是以湿蚀刻(wet etching)进行。7.如申请专利第1项所述之积体电路中制作不同电阻之元件于同一晶片上的方法,步骤b中之复晶矽的蚀刻是由湿蚀刻的速率和时间控制。8.如申请专利第1项所述之积体电路中制作不同电阻之元件于同一晶片上的方法,步骤c中之复晶矽的蚀刻是由乾蚀刻(dry etching)进行。9.如申请专利第8项所述之积体电路中制作不同电阻之元件于同一晶片上的方法,复晶矽的蚀刻是由含氯(Cl2)的电浆进行。10.如申请专利第1项所述之积体电路中制作不同电阻之元件于同一晶片上的方法,步骤d中掺杂进行的方法是热扩散法(thermal diffusion)。11.如申请专利第10项所述之积体电路中制作不同电阻之元件于同一晶片上的方法,步骤d中掺杂物是周期表中第三族的元素。12.如申请专利第10项所述之积体电路中制作不同电阻之元件于同一晶片上的方法,步骤d中掺杂物是周期表中第五族的元素。13.如申请专利第1项所述之积体电路中制作不同电阻之元件于同一晶片上的方法,步骤d中掺杂进行的方法是离子植入法(ionimplantation)。14.如申请专利第13项所述之积体电路中制作不同电阻之元件于同一晶片上的方法,步骤d中掺杂物是周期表中第三族的元素。15.如申请专利第13项所述之积体电路中制作不同电阻之元件于同一晶片上的方法,步骤d中掺杂物是周期表中第五族的元素。16.一种积体电路中制作不同电阻之元件于同一晶片上的方法,其步骤如下:(a)于积体电路之矽基板上形成一绝缘层,并于绝缘层上形成一复晶矽;(b)于所述之复晶矽上方形成一光阻并加以定义,将复晶矽蚀刻至一适中厚度;(c)以掺杂物进行掺杂;(d)于所述之复晶矽上方形成一光阻,以定义两个电性元件的位置并蚀刻复晶矽。17.如申请专利第16项所述之积体电路中制作不同电阻之元件于同一晶片上的方法,其中步骤a之绝缘层为氧化层(SiO2)。18.如申请专利第16项所述之积体电路中制作不同电阻之元件于同一晶片上的方法,其中步骤a所述之绝缘层的厚度介于100到4000之间。19.如申请专利第16项所述之积体电路中制作不同电阻之元件于同一晶片上的方法,其中步骤a所述之复晶矽形成的方式是低压化学气相沈积法(low pressurechemical vapor deposition)。20.如申请专利第16项所述之积体电路中制作不同电阻之元件于同一晶片上的方法,其中步骤a所述之复晶矽的厚度介于1000-6000之间。21.如申请专利第16项所述之积体电路中制作不同电阻之元件于同一晶片上的方法,步骤b中复晶矽的蚀刻是以湿蚀刻(wet etching)进行。22.如申请专利第16项所述之积体电路中制作不同电阻之元件于同一晶片上的方法,步骤b中之复晶矽的蚀刻是由湿蚀刻的速率和时间控制。23.如申请专利第16项所述之积体电路中制作不同电阻之元件于同一晶片上的方法,步骤c中掺杂进行的方法是热扩散法(thermal diffusion)。24.如申请专利第23项所述之积体电路中制作不同电阻之元件于同一晶片上的方法,步骤c中掺杂物是周期表中第三族的元素。25.如申请专利第23项所述之积体电路中制作不同电阻之元件于同一晶片上的方法,步骤c中掺杂物是周期表中第五族的元素。26.如申请专利第16项所述之积体电路中制作不同电阻之元件于同一晶片上的方法,步骤c中掺杂进行的方法是离子植入法(ion implantation)。27.如申请专利第26项所述之积体电路中制作不同电阻之元件于同一晶片上的方法,步骤c中掺杂物是周期表中第三族的元素。28.如申请专利第26项所述之积体电路中制作不同电阻之元件于同一晶片上的方法,步骤c中掺杂物是周期表中第五族的元素。29.如申请专利第16项所述之积体电路中制作不同电阻之元件于同一晶片上的方法,步骤d中之复晶矽的蚀刻是由乾蚀刻(dry etching)进行。30.如申请专利第29项所述之积体电路中制作不同电阻之元件于同一晶片上的方法,复晶矽的蚀刻是由含氯(Cl2)的电浆进行。图式简单说明:第一图为矽基板上形成绝缘层和复晶矽后的剖面示意图。第二图为晶片表面,覆盖光阻并将其定义后的剖面示意图。第三图为复晶矽经蚀刻至一适中之厚度后的剖面示意图。第四图为两个电性元件之位置经定义后的剖面示意图。第五图为复晶矽经蚀刻并掺杂后的剖面示意图。
地址 新竹科学工业园区新竹县园区三路一二一号