| 主权项 |
1.一种多元件积体电路封装,具有至少一个馈穿导体和在至少一个该元件中连接至该馈穿导体的复数个连接焊点,该积体电路封装包含:一个第一元件,是安置在该积体电路封装,并与该积体电路封装之多个接脚耦合;及一个第二元件,是安置在该积体电路封装,并具有至少一个在每一端备有一连接焊点的馈穿导体,用以将该第一元件与该第二元件耦合,并用以经由该第二元件的至少一馈穿导体和复数个连接焊点而耦合该第一元件至多个接脚之一。2.如申请专利范围第1项之多元件积体电路封装,其中该第二元件是具有多个在每一端备有一连接焊点的馈穿导体。3.如申请专利范围第1项之多元件积体电路封装,其中该馈穿导体包含:一个第一馈穿晶片焊点,是与该第二元件耦合;及一个第二馈穿晶片焊点,是与该第二元件耦合,其中该第一晶片焊点和该第二晶片焊点是以该第二元件中的一导体耦合在一起。4.如申请专利范围第3项之多元件积体电路封装,是进一步含有一条电气传导线,以便耦合该第一馈穿晶片焊点至该第二馈穿晶片焊点。5.如申请专利范围第1项之多元件积体电路封装,其中该第二元件是进一步与该第一元件耦合,以便使该第一元件和该第二元件彼此通讯。6.如申请专利范围第1项之多元件积体电路封装,其中该第一元件是经由焊接来与该第二元件耦合。7.如申请专利范围第1项之多元件积体电路封装,其中该第二元件是其该第一元件耦合,以便使该第一元件控制该第二元件之动作。8.如申请专利范围第1项之多元件积体电路封装,其中该积体电路封装是进一步包含:一个晶片平台,以便安置该第一元件和该第二元件;多个导线指状接头,是与该第一元件和第二元件耦合,以便使该第一元件和该第二元件具有与该积体电路封装外接之连接处;及一导线框架,系与该晶片平台和该多个导线指状接头耦合,以便支撑该晶片平台和该多个导线指状接头。9.如申请专利范围第8项之多元件积体电路封装,其中该晶片平台是具有一对连接杆,来将该晶片平台与该导线框架耦合。10.如申请专利范围第9项之多元件积体电路封装,其中该第一元件和该第二元件每一者具有多个晶片焊点,以便使该第一元件和该第二元件连接到专用导线指状接头。11.如申请专利范围第9项之多元件积体电路封装,其中该第一元件具有多个导体晶片焊点,其中每一导体晶片焊点是与该第一元件之一专用晶片焊点耦合,而每一导体晶片焊点是进一步耦合至该第二元件之一个别晶片焊点或是该至少一个馈穿导体和复数个连接焊点。12.如申请专利范围第1项之多元件积体电路封装,其中该第一元件是一个处理器。13.如申请专利范围第1项之多元件积体电路封装,其中该第二元件是一个记忆器元件。14.如申请专利范围第13项之多元件积体电路封装,其中该记忆器元件是一个电子可抹除程式化唯读记忆器(EEPROM)。15.如申请专利范围第1项之多元件积体电路封装,其中该第一元件和该第二元件是隔离一至少20密尔(mils)之距离。16.一种具有馈穿导体之多元件积体电路封装,其包含:一个第一元件,是安置在该积体电路封装内,并与该积体电路封装之多个接脚耦合;一个第二元件,是安置在该积体电路封装内,并且具有至少一个馈穿导体,来使该第一元件与该第二元件耦合,以便经由该第二元件来使该第一元件与多个接脚之一者耦合,该至少一个馈穿导体包含:一个第一馈穿晶片焊点,系与该第二元件耦合;及一个第二馈穿晶片焊点,系与该第二元件耦合,其中该第一晶片焊点和该第二晶片焊点是藉由该至少一个馈穿导体耦合在一起;一个晶片平台,是用来安置该第一元件和该第二元件;多个导线指状接头,是与该第一元件和该第二元件耦合,以便使该第一元件和该第二元件具有与该积体电路封装外接之连接处;导线框架,是与该晶片平台和该多个导线指状接头耦合,以便支撑该晶片平台和该多个导线指状接头;连接焊,之便该晶片平台与该导线框架耦合;其中该第一元件和该第二元件每一者是具有多个晶片焊点,来使该第一元件和该第二元件连接到专用导线指状接头;其中该第一元件是具有多个导体晶片焊点,其中每一导体晶片焊点是与该第一元件之一专用晶片焊点耦合,并且每一导体晶片焊点是进一步与该第二元件之一专用晶片焊点,或是至少一个馈穿导体耦合。17.如申请专利范围第16项之多元件积体电路封装,是进一步包含:一条电气传导线,来使该第一馈穿晶片焊点与该第二馈穿晶片焊点耦合。18.如申请专利范围第16项之多元件积体电路封装,其中该第二元件是进一步与该第一元件耦合,以便使该第一元件和该元件彼此通讯。19.如申请专利范围第16项之多元件积体电路封装,其中该第二元件是与该第一元件耦合,以便使该第一元件控制该第二元件之动作。20.如申请专利范围第16项之多元件积体电路封装,其中该第一元件和该第二元件是隔开一大约20密尔(mils)之距离。图式简单说明:第一图是该具有馈穿连接器之改良积体电路封装的一简化方块图。 |
