| 主权项 |
1.一种半导体元件,包含:具有形成于基板上之源极 领域、汲极领域、闸极领域之半导体层;闸极绝缘 膜;源极;汲极;及,形成于闸极绝缘膜上之闸极,其 特征在于: 该闸极,系由金属矽化物薄膜与金属薄膜所形成之 上下二层所构成,且其一方之薄膜向他方薄膜之源 极侧、汲极侧之至少一方稍微伸出,而形成之LDD形 成屏罩兼用闸极; 该半导体层,以该LDD形成屏罩兼用闸极作为注入屏 罩,打入杂质离子,而具有形成于由该金属矽化物 薄膜及该金属薄膜之位置与杂质离子打入方向所 决定之闸极位置对应领域之LDD领域。2.一种半导 体元件,包含:具有形成于基板上之源极领域、汲 极领域、闸极领域之半导体层;闸极绝缘膜;源极; 汲极;及,形成于闸极绝缘膜上之闸极,其特征在于: 该闸极,系由上下之金属矽化物薄膜所构成,且其 一方之薄膜向他方薄膜之源极侧、汲极侧之至少 一方稍微伸出,而形成之LDD形成屏罩兼用闸极; 该半导体层,以该LDD形成屏罩兼用闸极作为注入屏 罩,打入杂质离子,而具有形成于由该金属矽化物 薄膜及该金属薄膜之位置与杂质离子打入方向所 决定之闸极位置对应领域之LDD领域。3.一种半导 体元件,包含:具有形成于基板上之源极领域、汲 极领域、闸极领域之半导体层;闸极绝缘膜;源极; 汲极;及,形成于闸极绝缘膜上之闸极,其特征在于: 该闸极,系由至少具有金属矽化物薄膜、金属薄膜 、矽薄膜之多层所构成,作为杂质注入时之屏罩, 中央部最厚,两端面最薄,其中间部系中间之厚度, 或由两侧向中央侧徐徐加厚之多段LDD形成屏罩兼 用闸极; 该半导体层,以该多段LDD形成屏罩兼用闸极作为注 入屏罩,由上方打入杂质离子,而具有形成于由该 屏罩厚度与杂质离子打入方向所决定的位置之多 段LDD领域。4.一种半导体元件,包含:具有形成于基 板上之源极领域、汲极领域、闸极领域之半导体 层;闸极绝缘膜;源极;汲极;及,形成于闸极绝缘膜 上之闸极,其特征在于: 该闸极,具有: 由高融点金属薄膜所构成之层; 由金属矽化物薄膜所构成之层;及, 由被该高融点金属薄膜层与该金属矽化物薄膜层 所包围之铝薄膜所构成之层, 有关屏罩厚度,形成其中央部最厚,两端部最薄之 LDD屏罩兼用含中间铝层闸极; 该半导体层,以该LDD屏罩兼用含中间铝层闸极作为 注入屏罩,由上方打入杂质离子,而具有形成于由 该屏罩厚度与杂质打入方向所决定的位置之单段 或多段LDD领域。5.如申请专利范围第1.2.3.或4项所 记载之半导体元件;其中,该金属矽化物薄膜系由: 钛矽化物、钴矽化物、镍矽化物、锆矽化物、钼 矽化物、钯矽化物、白金矽化物之群中选出之特 定材料金属矽化物薄膜。6.如申请专利范围第5项 所记载之半导体元件;其中,前述至少一金属薄膜 或高融点金属薄膜,所构成之金属元素,系与构成 该金属矽化物之金属元素相同之同一材料金属薄 膜。7.如申请专利范围第1.2.3.或4项所记载之半导 体元件;在该源极与该源极领域之接触部及该汲极 与该汲极领域之接触部,具有与该闸极之金属矽化 物薄膜相同材质之金属矽化物薄膜层。8.如申请 专利范围第5项所记载之半导体元件;在该源极与 该源极领域之接触部及该汲极与该汲极领域之接 触部,具有与该闸极之金属矽化物薄膜相同材质之 金属矽化物薄膜层。9.如申请专利范围第6项所记 载之半导体元件;在该源极与该源极领域之接触部 及该汲极与该汲极领域之接触部,具有与该闸极之 金属矽化物薄膜相同材质之金属矽化物薄膜层。 10.一种半导体元件之制造方法,包含: 基本形成制造,系在基板上特定位置形成半导体层 ,进而,在形成之该半导体层上,形成闸极绝缘膜; 闸极形成制程,系在形成之闸极绝缘膜上,形成兼 作杂质打入时之屏罩之用的闸极,具有至少包含一 层金属矽化物薄膜层之多数层,至少其中一层向他 层之源极、汲极之至少一方向伸出,因此,作为杂 质打入时之屏罩,其中央部最厚,在源极、汲极之 至少一方的方向,依伸出方向之顺序变薄;及, 形成半导体层之打入制程,以该形成之闸极作为屏 罩,于该半导体层中打入杂质离子,而形成具有LDD 构造之半导体层,该LDD构造包含:完全无屏罩,故杂 质离子打入量最多之源极领域及汲极领域;仅以伸 出部作为屏罩,故杂质离子注入较少之LDD领域;及, 以全部薄膜层作为屏罩,故无杂质离子打入之通道 领域。11.一种半导体元件之制造方法,包含: 基本形成制程,系在基板上特定位置形成半导体层 ,进而,在形成之该半导体层上,形成闸极绝缘膜; 下部薄膜形成制程,在该形成之闸极绝缘膜上面, 形成作为多层构造之闸极的下部层之矽薄膜或金 属薄膜; 闸极形成制程,形成作为上部层之金属薄膜或矽薄 膜,不仅完全覆盖该形成之下部薄膜,且于通道领 域方向具有伸出部,而在上下层,先形成不同材料 之闸极; 金属矽化物层形成制程,将形成有闸极之基板,加 温至特定之温度,使该矽薄膜与该金属薄膜反应, 藉此,于两层之界面部,形成金属矽化物层;及, 打入制程,以闸极作为屏罩,打入杂质离子,该闸极 包含:利用上述闸极形成制程形成之闸极,或利用 上述金属矽化物层形成制程形成之金属矽化物层, 藉由该打入作业形成LDD构造之半导体层,该LDD构造 包含:完全无屏罩,故杂质离子打入量最多之源极 领域及汲极领域;仅以伸出部作为屏罩,故杂质离 子注入较少之LDD领域;及,因上下二层重叠,故无杂 质离子打入之通道领域。12.如申请专利范围第10 项或第11项所记载之半导体元件之制造方法,更包 含: 部份闸极绝缘膜去除制程,系在前述打入制程前, 先去除位于该闸极下面之部份以外之该闸极绝缘 膜;及, 闸极绝缘膜再形成制程,系在前述打入制程完成后 ,于已去除闸极绝缘膜之部份,再度形成闸极绝缘 膜。13.一种顶闸极型之LDD构造之薄膜半导体元件 之制造方法,系具有在基板上图案化配列之顶闸极 型之LDD构造之薄膜半导体元件之制造方法,包含: 下部闸极形成制程,系在形成于基板上之图案化半 导体层上面之闸极绝缘膜上,形成特定形状之下部 闸极; 上部闸极形成制程,利用上述已形成之下部闸极, 与该下部闸极密接,形成上部闸极,该闸极之形状, 在其源极侧与汲极侧之至少一方端,具有与中央部 相比,在打入杂质时.遮蔽能力较弱之侧部;及, 杂质打入制程,利用前述两制程,形成在该源极侧 、汲极侧之至少一方侧,具有与中央部相比,遮蔽 能力较弱之侧部之闸极,以该闸极作为屏罩使用, 在该半导体层中,打入杂质。14.一种顶闸极型之LDD 构造之薄膜半导体元件之制造方法,系具有在基板 上图案化配列之顶闸极型之LDD构造之薄膜半导体 元件之制造方法,包含: 下部闸极形成制程,系在形成于基板上之图案化半 导体层上面之闸极绝缘膜上,形成特定形状之下部 闸极; 杂质轻打入制程,以形成之下部闸极作为屏罩,在 该半导体层中,轻打入杂质; 上部闸极形成制程,该杂质轻打入制程完成后,利 用该下部闸极,在其上部密接形成,在其源极侧与 汲极侧之至少一方侧具有伸出部份之上部闸极;及 , 杂质打入制程,以利用该下部闸极形成制程及上部 闸极形成制程所形成之上下二段构造之闸极,作为 屏罩使用,在该半导体层中,打入杂质。15.如申请 专利范围第13项或第14项所记载之顶闸极型之LDD构 造之薄膜半导体元件之制造方法;其中,该上部闸 极形成制程,系以下部闸极作为一方之电极,利用 电镀将特定金属附着之,利用电镀形成LDD部用屏罩 之制程。16.如申请专利范围第15项所记载之顶闸 极型之LDD构造之薄膜半导体元件之制造方法;其中 ,该利用电镀形成LDD部用屏罩之制程,系利用电场 电镀或无电场电镀进行电镀之利用特定电镀形成 LDD部用屏罩之制程。17.如申请专利范围第13项所 记载之顶闸极型之LDD构造之薄膜半导体元件之制 造方法;其中,该上部闸极形成制程,包含: 蚀刻制程,系将上下密接形成之上部闸极形成用膜 与下部闸极刑成用膜,同时蚀刻成下部电极之形状 ;及, 阳极氧化制程,系将蚀刻后之上部闸极形成用膜, 作阳极氧化处理。18.如申请专利范围第13项或第14 顶所记载之顶闸极型之LDD构造之薄膜半导体元件 之制造方法;其中,该上部闸极形成制程,系使下部 闸极曝露于特定物体反应,且在其源极侧、汲极侧 之至少一方,形成由因反应所生成之低密度化合物 所构成之侧部的,利用反应形成LDD部用屏罩之制程 。19.一种顶闸极型之LDD构造之薄膜半导体元件之 制造方法,系具有在基板上图案化配列之顶闸极型 之LDD构造之薄膜半导体元件之制造方法,包含: 下部闸极形成制程,系在形成于基板上之图案化半 导体层上面之闸极绝缘膜上,形成特定形状之下部 闸极; 上部闸极形成制程,藉由使用黄光术及蚀刻,在该 形成之下部闸极上,密接形成上部闸极,该上部闸 极在下部电极之源极侧与波极侧之至少一方之端 部伸出;及, 杂质打入制程,利用上述制程形成在该源极侧、汲 极侧之至少一方之侧,具有与中央部相比,遮蔽能 力较弱之侧部的闸极,以该闸极作为屏罩使用,在 该半导体层中,打入杂质。20.一种顶闸极型之LDD构 造之薄膜半导体元件之制造方法,系具有在基板上 图案化配列之顶闸极型之LDD构造之薄膜半导体元 件之制造方法,包含: 下部闸极形成制程,系在形成于基板上之图案化半 导体层上面之闸极绝缘膜上,形成特定形状之下部 闸极; 杂质轻打入制程,以该形成之下部闸极作为屏罩, 在该半导体层中,轻打入杂质; 上部闸极形成制程,该杂质轻打入制程完成后,藉 由使用黄光术及蚀刻,在该下部闸极上,密接形成 上部闸极,该上部闸极在下部闸极之源极侧及汲极 侧之至少一方之端部伸出;及, 杂质打入制程,以利用该下部闸极形成制程与上部 闸极形成制程所取成之上下二段构造之闸极,作为 屏罩使用,于该半导体层中,打入杂质。21.如申请 专利范围第13项、第14项、第19项或第20项所记载 之顶闸极型之LDD构造之薄膜半导体元件之制造方 法,更包含: 闸极绝缘膜去除制程,在该上部闸极形成制程完成 之后,该杂质打入制程前,先去除作为屏罩使用之 二段构造之闸极下面之闸极绝缘膜;及, 闸极绝缘膜再形成制程,在该杂质打入制程后,于 已去除该闸极绝缘膜之部份半导体层上面,再度形 成闸极绝缘膜。22.如申请专利范围第15项所记载 之顶闸极型之LDD构造之薄膜半导体元件之制造方 法,更包含: 闸极绝缘膜去除制程,在该上部闸极形成制程完成 之后,该杂质打入制程前,先去除作为屏罩使用之 二段构造之闸极下面之闸极绝缘膜;及, 闸极绝缘膜再形成制程,在该杂质打入制程后,于 已去除该闸极绝缘膜之部份半导体层上面,再度形 成闸极绝缘膜。23.如申请专利范围第21项所记载 之顶闸极型之LDD构造之薄膜半导体元件之制造方 法,更包含: 氢吸着性金属膜形成制程,在该闸极绝缘膜去除制 程后,在半导体层上,形成特定厚度之氢吸着性金 属膜; 氢吸着性金属膜去除制程,在该杂质注入制程后, 该闸极绝缘膜再形成制程前,除源极部与连接电极 部外,去除形成于该半导体上之氢吸着性金属膜; 及, 利用氢吸着性金属膜之连接孔形成制程,为形成源 极、汲极,于该再度形成之闸极绝缘膜上之两电极 形成部,形成连接孔时,利用该残留之氢吸着性金 属膜,作为蚀刻中止层。24.如申请专利范围第13项 、第14项、第19项或第20项所记载之顶闸极型之LDD 构造之薄膜半导体元件之制造方法,更包含: 不必要电极去除制程,在该杂质注入制程完成后, 藉由该LDD部用屏罩形成制程或该下部闸极形成制 程与上部闸极形成制程,上部闸极或下部闸极之一 方的侧部,相对于他方之电极,去除对源极侧、汲 极侧伸出之部份。25.如申请专利范围第15项所记 载之顶闸极型之LDD构造之薄膜半导体元件之制造 方法,更包含: 不必要电极去除制程,在该杂质注入制程完成后, 藉由该LDD部用屏罩形成制程或该下部闸极形成制 程与上部闸极形成制程,上部闸极或下部闸极之一 方的侧部,相对于他方之电极,去除对源极侧、汲 极侧伸出之部份。26.如申请专利范围21项所记载 之顶闸极型之LDD构造之薄膜半导体元件,制造方法 ,更包含: 不必要电极去除制程,在该杂质注入制程完成后, 藉由该LDD部用屏罩形成制程或该下部闸极形成制 程与上部闸极形成制程,上部闸极或下部闸极之一 方的侧部,相对于他方之电极,去除对源极侧、汲 极侧伸出之部份。27.如申请专利范围第23项所记 载之顶闸极型之LDD构造之薄膜半导体元件之制造 方法,更包含: 不必要电极去除制程,在该杂质注入制程完成后, 藉由该LDD部用屏罩形成制程或该下部闸极形成制 程与上部闸极形成制程,上部闸极或下部闸极之一 方的侧部,相对于他方之电极,去除对源极侧、汲 极侧伸出之部份。28.一种底闸极型之LDD构造之薄 膜半导体元件之制造方法,系具有在基板上图案化 配列之底闸极型之LDD构造之薄膜半导体元件之制 造方法,包含: 闸极形成制程,在基板上,形成图案化之特定闸极; 上部元件构成层形成制程,在该形成之闸极上面, 依序形成:闸极绝缘膜、图案化之半导体层,或加 于其上之层间绝缘膜层; 主屏罩形成制程,在利用该上部元件构成层形成制 程所形成之最上层之闸极正上面,形成主屏罩; 上部屏罩形成制程,利用上述形成之主屏罩,与该 主屏罩密接形成上部屏罩,该上部屏罩在源极侧与 汲极侧之至少一方端,具有与中央部比较,在打入 杂质时,遮蔽能力较弱之侧部;及, 杂质打入制程,以该形成之主屏罩及上部屏罩作为 屏罩,从上部将杂质打入该半导体层中。29.一种底 闸极型之LDD构造之薄膜半导体元件之制造方法,系 具有在基板上图案化配列之底闸极型之LDD构造之 薄膜半导体元件之制造方法,包含: 闸极形成制程,在基板上,形成图案化之特定闸极; 上部元件构成层形成制程,在该形成之闸极上面, 依序形成:闸极绝缘膜、图案化之半导体层、或加 于其上之层间绝缘膜; 主屏罩形成制程,在利用该上部元件构成层形成制 程所形成之最上层之闸极正上面,形成主屏罩; 轻质轻打入制程,以该形成之主屏罩作为屏罩,于 该半导体层中,轻打入杂质; 上部屏罩形成制程,该杂质轻打入制程完成后,利 用该形成之主屏罩,与该主屏罩密接形成上部屏罩 ,该上部屏罩在其源极侧或汲极侧之至少一方端, 具有伸出部;及, 杂质打入制程,以该主屏罩与上部屏罩作为屏罩使 用,在该半导体层中,打入杂质。30.如申请专利范 围第28项或第29项所记载之底闸极型之LDD构造之薄 膜半导体元件之制造方法;其中,该主屏罩形成制 程,包含: 感光性树脂层形成制程,在利用该上部元件构成层 形成制程所形成,最上层之上面,更形成感光性树 脂层; 闸极对应曝光制程,以该闸极作为屏罩,从形成该 感光性树脂层之基板的基板侧,照射短波长之电磁 波,使仅对应于该闸极之部份的感光性树脂不曝光 ;及, 利用感光性树脂非曝光部之主屏罩形成制程,使用 于该闸极对应曝光制程未曝光部份之上述感光性 树脂,或由其他材料形成者,总之,利用未曝光部份 之感光性树脂,形成该主屏罩。31.如申请专利范围 第28项或第29项所记载之底闸极型之LDD构造之薄膜 半导体元件之制造方法;其中,该主屏罩形成制程, 系使用金属作为主屏罩者,进而,该上部屏罩形成 制程,系以主屏罩作为一方之电极,利用电镀使特 定金属附着之利用电镀形成上部屏罩之制程。32. 如申请专利范围第30项所记载之底闸极型之LDD构 造之薄膜半导体元件之制造方法;其中,该主屏罩 形成制程,系使用金属作为主屏罩者,进而,该上部 屏罩形成制程,系以主屏罩作为一方之电极,利用 电镀使特定金属附着之利用电镀形成上部屏罩之 制程。33.如申请专利范围第28项或第29项所记载之 底闸极型之LDD构造之薄膜半导体元件之制造方法; 其中,该上部屏罩形成制程系,使主屏罩曝露于特 定之物体反应,而在其源极侧、汲极侧之至少一方 ,形成由反应而生成之低密度化合物所构成之侧部 的,利用反应形成上部屏罩之制程。34.如申请专利 范围第30项所记载之底闸极型之LDD构造之薄膜半 导体元件之制造方法;其中,该上部屏罩形成制程 系,使主屏罩曝露于特定之物体反应,而在其源极 侧、汲极侧之至少一方,形成由反应而生成之低密 度化合物所构成之侧部的利用反应形成上部屏罩 之制程。35.一种底闸极型之LDD构造之薄膜半导体 元件之制造方法,系具有在基板上图案化配列之底 闸极型之LDD构造之薄膜半导体元件之制造方法,包 含: 闸极形成制程,在基板上,形成图案化之特定闸极; 上部元件构成层形成制程,在该形成之闸极上面, 依序形成:闸极绝缘膜、图案化之半导体层,或加 于其上之层间绝缘膜; 主屏罩形成制程,在利用该上部元件构成层形成制 程所形成之最上层之闸极正上面,形成主屏罩; 上部屏罩形成制程,利用该形成之主屏罩,至少利 用使用黄光术与蚀刻之方法,形成上部屏罩,该上 部屏罩在源极侧与汲极侧之至少一方端,具有与中 央部比较,在打入杂质时,遮蔽能力较弱之侧部;及, 杂质打入制程,以该形成之主屏罩及上部屏罩作为 屏罩,使上部将杂质打入该半导体层中。36.一种底 闸极型之LDD构造之薄膜半导体元件之制造方法,系 具有在基板上图案化配列之底闸极型之LDD构造之 薄膜半导体元件之制造方法,包含: 闸极形成制程,在基板上,形成图案化之特定闸极; 上部元件构成层形成制程,在该形成之闸极上面, 依序形成:闸极绝缘膜、图案化之半导体层,或加 于其上之层间绝缘膜; 主屏罩形成制程,在利用该上部元件构成层形成制 程所形成之最上层之闸极正上面,形成主屏罩; 杂质轻打入制程,以该形成之主屏罩作为屏罩,于 该半导体层中,轻打入杂质; 上部屏罩形成制程,该杂质轻打入制程完成后,至 少利用使用黄光术与蚀刻之方法,在该形成之主屏 罩上面,形成上部屏罩,该上部屏罩在主屏罩之源 极侧与汲极侧之至少一方端,具有伸出部;及, 杂质打入制程,以该主屏罩与上部屏罩作为屏罩使 用,于该半导体层中,打入杂质。37.如申请专利范 围第35项或第36项所记载之底闸极型之LDD构造之薄 膜半导体元件之制造方法;其中,该主屏罩形成制 程,包含: 感光性树脂层形成制程,在利用该上部元件构成层 形成制程所形成之最上层之上面,更形成感光性树 脂层; 闸极对应曝光制程,以该闸极作为屏罩,从形成该 感光性树脂层之基板的基板侧,照射可视光或较短 波长之电磁波,使仅对应于该闸极之部份的感光性 树脂不曝光;及, 利用感光性树脂非曝光部之主屏罩形成制程,使用 于该闸极对应曝光制程未曝光部份之上述感光性 树脂,或由其他材料形成者,总之,利用未曝光部份 之感光性树脂,形成该主屏罩。38.如申请专利范围 第28项或第29项所记载之底闸极型之LDD构造之薄膜 半导体元件之制造方法;其中,该杂质打入制程系, 在该半导体层之上面无层间绝缘膜之状态下,打入 杂质之裸半导体层杂质打入制程,更包含: 层间绝缘膜与形成制程,在该杂质打入制程完成后 ,且去除该主屏罩及LDD部用屏罩后,在该半导体上 面,形成层间绝缘膜。39.如申请专利范围第30项所 记载之底闸极型之LDD构造之薄膜半导体元件之制 造方法;其中,该杂质打入制程系,在该半导体层之 上面无层间绝缘膜之状态下,打入杂质之裸半导体 层杂质打入制程,更包含: 层间绝缘膜再形成制程,在该杂质打入制程完成后 ,且去除该主屏罩及LDD部用屏罩后,在该半导体上 面,形成层间绝缘膜。40.如申请专利范围第31项所 记载之底闸极型之LDD构造之薄膜半导体元件之制 造方法;其中,该杂质打入制程系,在该半导体层之 上面无层间绝缘膜之状态下,打入杂质之裸半导体 层杂质打入制程,更包含: 层间绝缘膜再形成制程,在该杂质打入制程完成后 ,且去除该主屏罩及LDD部用屏罩后,在该半导体上 面,形成层间绝缘膜。41.如申请专利范围第38项所 记载之底闸极型之LDD构造之薄膜半导体元件之制 造方法,更包含: 氢吸着性金属膜形成制程,系在该上部元件层形成 制程后,该杂质打入制程前,于半导体层上,形成特 定厚度之氢吸着性金属膜; 氢吸着性金属膜去除制程,系在杂质打入制程后, 该层间绝缘膜再形成制程前,除了源极部与连接电 极部外,去除形成于该半导体上之氢吸着性金属膜 ;及, 利用氢吸着性金属膜之连接孔形成制程,为形成源 极、汲极,在该再度形成之层间绝缘膜上两电极形 成部,形成连接孔时,利用该留存之氢吸着性金属 膜,作为蚀刻中止层。42.如申请专利范围第39项所 记载之底闸极型之LDD构造之薄膜半导体元件之制 造方法,更包含: 氢吸着性金属膜形成制程,系在该上部元件层形成 制程后,该杂质打入制程前,于半导体层上,形成特 定厚度之氢吸着性金属膜; 氢吸着性金属膜去除制程,系在杂质打入制程后, 该层间绝缘膜再形成制程前,除了源极部与连接电 极部外,去除形成于该半导体上之氢吸着性金属膜 ;及, 利用氢吸着性金属膜之连接孔形成制程,为形成源 极、汲极,在该再度形成之层间绝缘膜上两电极形 成部,形成连接孔时,利用该留存之氢吸着性金属 膜,作为蚀刻中止层。43.如申请专利范围第40项所 记载之底闸极型之LDD构造之薄膜半导体元件之制 造方法,更包含: 氢吸着性金属膜形成制程,系在该上部元件层形成 制程后,该杂质打入制程前,于半导体层上,形成特 定厚度之氢吸触性金属膜; 氢吸着性金属膜去除制程,系在杂质打入制程后, 该层间绝缘膜再形成制程前,除了源极部与连接电 极部外,去除形成于该半导体上之氢吸着性金属膜 ;及, 利用氢吸着性金属膜之连接孔形成制程,为形成源 极、汲极,在该再度形成之层间绝缘膜上两电极形 成部,形成连接件孔时,利用该留存之氢吸着性金 属膜,作为蚀刻中止层。44.一种顶闸极型之LDD构造 之半导体元件,系于基板上图案化配列之顶闸模型 之LDD构造之半导体元件,包含: 上部闸极; 下部闸极,源极侧、汲极侧之至少一方之侧部,从 该上部闸极伸出,且与该上部闸极密接形成;及, 半导体部,具有:该上部闸极与下部闸极正下方之 通道领域;该下部闸极之伸出部正下方之LDD领域; 及,该上部闸极与下部闸极未覆盖之源极领域与汲 极领域。45.一种顶闸极型之LDD构造之半导体元件, 系于基板上图案化配列之顶闸极型之LDD构造之半 导体元件,包含: 下部闸极; 上部闸极,源极侧、汲极侧之至少一方之侧部,从 该下部闸极伸出,且与该下部闸极密接形成;及, 半导体部,具有:该上部闸极与下部闸极正下方之 通道领域;该上部闸极之伸出部正下方之LDD领域; 及,该上部闸极与下部闸极未覆盖之源极领域与汲 极领域。46.如申请专利范围第45项所记载之顶闸 极型之LDD构造之半导体元件;其中,该上部闸极系 在该下部闸极外表面电镀金属所形成之电镀型上 部闸极。47.如申请专利范围第44项、第45项或第46 项所记载之顶闸极型之LDD构造之半导体元件;其中 ,该源极及汲极,与该半导体层之接触部,具有: 金属矽化物层;及, 该金属矽化物层上面之金属矽化物形成金属层。 48.如申请专利范围第44项、第45项或第46项所记载 之顶闸极型之LDD构造之半导体元件;其中,该闸极 绝缘层系该上部与下部闸极正下方或包含其近傍, 与其他之部份,在不同时期形成者。49.如申请专利 范围第48项所记载之顶闸极型之LDD构造之半导体 元件;其中,该闸极绝缘层系该上部与下部闸极正 下方或包含其近傍,与其他之部份,在不同时期形 成者。50.如申请专利范围第44项、第45项或第46项 所记载之顶闸极型之LDD构造之半导体元件;其中, 该上部闸极或下部闸极之一方.系例如使用Cu、Al 、Ag、Au等低电阻金属材料,电阻率为5.Cm以下之 低电阻电极;该他方之下部闸极或上部闸极,系例 如使用W、Mo、Co、Ta、Au、Nb.Ag等密度8以上之高密 度金属材料或Zr、Ti、Ti系金属等之氢吸着性金属, 在打入杂质时,打入氢离子之遮蔽能力较高之高遮 蔽电极。51.如申请专利范围第47项所记载之顶闸 极型之LDD构造之半导体元件;其中,该上部闸极或 下部闸极之一方,系例如使用Cu、Al、Ag、Au等低电 阻金属材料,电阻率为5.cm以下之低电阻电极;该 他方之下部闸极或上部闸极,系例如使用W、Mo、Co 、Ta、Au、Nb、Ag等密度8以上之高密度金属材料或 Zr、Ti、Ti系金属等之氢吸着性金属,在打入杂质时 ,打入氢离子之遮蔽能力较高之高遮蔽电极。52.如 申请专利范围第48项所记载之顶闸极型之LDD构造 之半导体元件;其中,该上部闸极或下部闸极之一 方,系例如使用Cu、Al、Ag、Au等低电阻金属材料,电 阻率为5.cm以下之低电阻电极;该他方之下部闸 极或上部闸极,系例如使用W、Mo、Co、Ta、Au、Nb、 Ag等密度8以上之高密度金属材料或Zr、Ti、Ti系金 属等之氢吸着性金属,在打入杂质时,打入氢离子 之遮蔽能力较高之高遮蔽电极。53.如申请专利范 围第49项所记载之顶闸极型之LDD构造之半导体元 件;其中,该上部闸极或下部闸极之一方,系例如使 用Cu、Al、Ag、Au等低电阻金属材料,电阻率为5.cm 以下之低电阻电极;该他方之下部闸极或上部闸极 ,系例如使用W、Mo、Co、Ta、Au、Nb、Ag等密度8以上 之高密度金属材料或Zr、Ti、Ti系金属等之氢吸着 性金属,在打入杂质时,打入氢离子之遮蔽能力较 高之高遮蔽电极。54.一种薄膜半导体元件之制造 方法,系用以制造申请专利范围第44.45或46项之顶 闸极型之LDD构造之薄膜半导体元件者;其特征在于 : 该制造方法中前述之基板系使用液晶显示装置之 TFT阵列基板,且,前述下部闸极或上部闸极之一方, 则系于形成像素部之透明导电膜时之同一步骤中 完成,而亦为透明导电膜所制成者。55.一种薄膜半 导体元件之制造方法,系用以制造申请专利范围第 47项之顶闸极型之LDD构造之薄膜半导体元件者;其 特征在于: 该制造方法中前述之基板系使用液晶显示装置之 TFT阵列基板,且,前述下部闸极或上部闸极之一方, 则系于形成像素部之透明导电膜时之同一步骤中 完成,而亦为透明导电膜所制成者。56.一种薄膜半 导体元件之制造方法,系用以制造申请专利范围第 48项之项闸极型之LDD构造之薄膜半导体元件者;其 特征在于: 该制造方法中前述之基板系使用液晶显示装置之 TFT阵列基板,且,前述下部闸极或上部闸极之一方, 则系于形成像素部之透明导电膜时之同一步骤中 完成,而亦为透明导电膜所制成者。57.一种薄膜半 导体元件之制造方法,系用以制造申请专利范围第 49项之顶闸极型之LDD构造之薄膜半导体元件者;其 特征在于: 该制造方法中前述之基板系使用液晶显示装置之 TFT阵列基板,且,前述下部闸极或上部闸极之一方, 则系于形成像素部之透明导电膜时之同一步骤中 完成,而亦为透明导电膜所制成者。58.一种薄膜半 导体元件之制造方法,系用以制造申请专利范围第 44.45或46项之顶闸极型之LDD构造之薄膜半导体元件 者;其特征在于: 该制造方法中前述之基板系使用液晶显示装置之 TFT阵列基板,且,前述下部闸极或上部闸极之一方, 则系于形成像素部之反射膜时之同一步骤中完成, 而亦为良好反射性金属膜所制成者。59.一种薄膜 半导体元件之制造方法,系用以制造申请专利范围 第47项之顶闸极型之LDD构造之薄膜半导体元件者; 其特征在于: 该制造方法中前述之基板系使用液晶显示装置之 TFT阵列基板,且,前述下部闸极或上部闸极之一方, 则系于形成像素部之反射膜时之同一步骤中完成, 而亦为良好反射性金属膜所制成者。60.一种薄膜 半导体元件之制造方法,系用以制造申请专利范围 第50项之项闸极型之LDD构造之薄膜半导体元件者; 其特征在于: 该制造方法中前述之基板系使用液晶显示装置之 TFT阵列基板,且,前述下部闸极或上部闸极之一方, 则系于形成像素部之反射膜时之同一步骤中完成, 而亦为良好反射性金属膜所制成者。61.一种顶闸 极型之半导体元件,系具有在基板上图案化配列, 且由上下密接形成于闸极绝缘膜上之上部闸极与 下部闸极所构成之闸极者, 该上部闸极或下部闸极之一方,系例如使用Cu、Al 、Ag、Au等低电组金属材料,电阻率为5.cm以下之 低电阻电极;该他方之下部闸极或上部闸极,系例 如使用W、Mo、Co、Ta、Au、Nb、Ag等密度8以上之高 密度金属材料或Zr、Ti、Ti系金属等之氢吸着性金 属,在打入杂质时,打入氢离子之遮蔽能力较高之 高遮蔽电极。62.如申请专利范围第61项所记载之 顶闸极型之半导体元件;其中,该源极及汲极,在和 其半导体层之接触部,具有:金属矽化物层;及,该金 属矽化物层上面之金属矽化物形成金属层。63.如 申请专利范围第61或62项之顶闸极型之半导体元件 ;其中,该闸极绝缘层系该上部与下部闸极正下方 或包含其近傍,与其他之部份,在不同时期形成者 。64.一种顶闸极型之LDD构造之半导体元件,系具有 在基板上图案化配列,且由上下密接形成于闸极绝 缘膜上之上部闸极与下部闸极所构成之闸极者, 该上部闸极或下部闸极之一方,系例如使用Cu、Al 、Ag、Au等低电阻金属材料,电阻率为5.cm以下之 低电阻电极;该他方之下部闸极或上部闸极,系例 如使用W、Mo、Co、Ta、Au、Nb、Ag等密度8以上之高 密度金属材料或Zr、Ti、Ti系金属等之氢吸着性金 属,在打入杂质时,打入氢离子之遮蔽能力较高之 高遮蔽电极。65.如申请专利范围第64项所记载之 顶闸极型之LDD构造之半导体元件;其中,该源极及 汲极,在和其半导体层之接触部,具有:金属矽化物 层;及,该金属矽化物层上面之金属矽化物形成金 属层。66.如申请专利范围第64或65项所记载之顶闸 极型之LDD构造之半导体元件;其中,该闸极绝缘层 系该上部与下部闸极正下方或包含其近傍,与其他 之部份,在不同时期形成者。67.一种因应领域而一 体形成特性不同之TFT的基板,系于包含中央部之主 要领域,其像素部之周边领域形成驱动电路部之液 晶显示装置用者,其特征在于: 基板上之某领域具有, 闸电极,系上段或下段之中的一段对另一段,伸出 于源电极侧、汲电极侧之至少一侧而形成之二段 构造;及 半导体部,系备有在前述二段构造之闸电极之上段 与下段之重叠部分之正下方的通道领域、在上段 及下段之中的一段对另一段伸出的部分之正下方 的LDD领域、及在非上段亦非下段部分之正下的源 领域与汲领域; 基板上之其他领域则具有, 闸电极,系任何部分对其他部分形成不伸出于源电 极侧或汲电极侧者;及 半导体部,系备有在前述闸电极之正下方的通道领 域、形成在该通道领域之源领域侧与汲领域侧之 至少一侧的LDD领域、及位于此等通道区域与LDD领 域之两端的源领域与汲领域。68.如申请专利范围 第67项所记载之基板;其中, 该基板,系液晶显示装置用之TFT阵列基板; 该形成于像素部之LDD型TFT, 其上部闸极或下部闸极之一方,系例如使用Cu、Al 、Ag、Au等低电组金属材料,电阻率为5.cm以下之 低电阻电极; 该他方之下部闸极或上部闸极,系例如使用W、Mo、 Co、Ta、Au.Nb、Ag等密度8以上之高密度金属材料或 Zr、Ti、Ti系金属等之氢吸着性金属,在打入杂质时 ,打入氢离子之遮蔽能力较高之高遮蔽电极。69.一 种底闸极型半导体,具有闸极,该闸极系由具有金 属矽化物或金属矽化物层之多层构造所构成。70. 一种顶闸极型之LDD构造之薄膜半导体元件之制造 方法,系具有在基板上图案化配列之顶闸极型之LDD 构造之薄膜半导体元件之制造方法,包含: 闸极形成制程,在形成于基板上之图案化半导体层 之上面的闸极绝缘膜上,形成特定形状之闸极; 蚀刻屏罩形成制程,利用该形成之闸极,在该源极 侧或汲极侧之至少一方端部,与该闸极密接形成, 在去除该闸极绝缘膜时成为蚀刻屏罩之侧部; 闸极绝缘膜去除制程,以该形成之闸极及其侧部蚀 刻屏罩作为蚀刻屏罩使用,其正下方除外,暂时去 除闸极绝缘膜; 杂质打入制程,以该闸极及存在于其下方之闸极绝 缘膜或另外之闸极侧部的蚀刻屏罩作为屏罩,打入 杂质;及, 闸极绝缘膜再生制程,再度形成已去除之部份的闸 极绝缘膜。71.如申请专利范围第70项所记载之顶 闸极型之LDD构造之薄膜半导体元件之制造方法;其 中,该蚀刻屏罩形成制程,系以闸极作为一方电极, 利用电镀,使特定金属附着之利用电镀的蚀刻屏罩 形成制程。图式简单说明: 第一图系表示习知技术之LDD构造之薄膜电晶体之 断面图。 第二图系表示习知枝术之GOLD型之LDD构造之薄膜电 晶体之断面图。 第三图系本发明之第1-1实施形态之半导体元件之 断面图。 第四图(a)-第四图(e)系表示上述实施形态之半导体 元件之形成制程之断面变化图之前半。 第五图(f)-第五图(h)系表示继第四图之后,形成制 程之断面变化图。 第六图(a)-第六图(c)系表示本发明之第1-2实施形态 之半导体元件之形成制程之断面变化图。 第七图系本发明之第1-3实施形态之半导体元件之 断面图。 第八图(a)-第八图(c)系表示本发明之第1-4实施形态 之半导体元件之断面及其原理之图。 第九图(a)-第九图(c)系本发明之第1-5实施形态之半 导体元件之断面图。 第十图(a)-第十图(b)系表示本发明之第1-6实施形态 之半导体元件之原理及断面图。 第十一图系本发用之第2-1实施形态之薄膜电晶体 之断面图。 第十二图(a)-第十二图(h)系表示上述实施形态之薄 膜电晶体之制程的前半之图。 第十三图(i)-第十三(m)系表示上述实施形态之薄膜 电晶体之制程的后半之图。 第十四图(h)-第十四图(j)系表示本发明之第2-2实施 形态之薄膜电晶体之制程要部之图。 第十五图(j)-第十五图(j')系表示本发明之第2-3实 施形态之薄膜电晶体之制程要部之图。 第十六图(a)-第十六图(b)系表示使用本发明之薄膜 电晶体的液晶面板之像素TFT之平面与断面图。 第十七图(a)-第十七图(b)系表示使用本发明之薄膜 电晶体的液晶面板之另一像素TFT之平面与断面图 。 第十八图(a)-第十八图(b)系表示本发明之第2-5实施 形态之TFT断面图。 第十九图(a)-第十九图(f)系表示上述实施形态之TFT 制造方法之图。 第二十图系表示上述实施形态之TFT之电压/电流特 性之图。 第二十一图系表示使用上述实施形态之TFT阵列之 像素电极之图。 第二十二图(c')-第二十二图(e')系表示使用上述实 施形态之TFT阵列之像素电极之制造方法之要部图 。 第二十三图(a)-第二十三图(h)系表示本发明之第2-7 实施形态之TFT之制造方法之图。 第二十四图(d')-第二十四图(g)系表示本发明之第2- 8实施形态之TFT之制造方法之图。 第二十五图系表示上述实施形态之TFT电压/电流特 性之图。 第二十六图系表示本发明之第2-9实施形态之TFT阵 列之图。 第二十七图(d-1)-第二十七图(e)系表示上述实施形 态之TFT阵列之制造方法之图。 第二十八图(a)-第二十八图(b)系表示本发明之第2- 10实施形态之TFT阵列之制造方法之图。 第二十九图(a)-第二十九图(f)系表示本发明之第2- 11实施形态之TFT阵列之制造方法之图。 第三十图(a)-第三十图(e)系表示本发明之第3-1实施 形态之TFT阵列之制造方法之图。 第三十一图(a)-第三十一图(e)系表示本发明之第3-2 实施形态之TFT阵列之制造方法之图。 第三十二图(a)-第三十二图(h)系表示本发明之第4-1 实施形态之TFT阵列之制造方法之图。 第三十三图(a)-第三十三图(e)系表示本发明之第5-1 实施形态之TFT阵列之制造方法之图。 第三十四图(a)-第三十四图(h)系表示本发明之第5-2 实施形态之TFT阵列之制造方法之图。 第三十五图(a)-第三十五图(b)系表示本发明之第7-1 实施形态之TFT阵列之制造方法之图。 第三十六图(a)-第三十六图(c)系表示本发明之第7-2 实施形态之TFT阵列之制造方法之图。 |
