| 主权项 |
1.一种非挥发性半导体记忆装置之驱动方法,配置 有电晶体,包括:第二导电型之第一、第二扩散层, 于半导体基板上通过第一导电型通道区域而相对; 及二层闸极电极,由在上述第一导电型通道区域上 由通过闸极绝缘膜而形成之漂浮闸极及控制闸极 所构成, 其特征在于包括: 将上述第一导电型通道区域及上述第一、第二扩 散层之一方设定于第一电压位准之步骤; 将上述第一、第二扩散层之另一方设定于第二电 压位准之步骤; 将上述控制闸极设定于第一或第三电压位准之步 骤;及 藉由设定上述第一电压位准与上述第二电压位准 之电位差为比起上述第一电压位准与上述第三电 压位准之电位差在取绝对値上为更大,而对于通道 电流所流动之上述电晶体,将流动其通道区域之电 荷之一部分注入于漂浮闸极之步骤。2.一种非挥 发性半导体记忆装置之驱动方法,配置有电晶体, 包括:第二导电型之第一、第二扩散层,于半导枝 基板上通过第一导电型通道区域而相对;及二层闸 极电极,由在上述第一导电型通道区域上由通过闸 极绝缘膜而形成之漂浮闸极及控制闸极所构成, 其特征在于包括: 将上述第一导电型之通道区域设定于第一电压位 准之步骤; 将上述第一、第二扩散层之一方设定于第二电压 位准之步骤; 将上述第一、第二扩散层之另一方设定于第三电 压位准之步骤; 将上述控制闸极设定于第一、第二或第四电压位 准之步骤;及 藉由设定上述第一电压位准与上述第二电压位准 之电位差为比起上述第一电压位准与上述第三电 压位准之电位差及上述第一电压位准与上述第四 电压位准之电位差在取绝对値上为更大,而对于通 道电流所流动之上述电晶体,将流动其通道区域之 电荷之一部分注入于漂浮闸极之步骤。3.如申请 专利范围第1或2项所述之非挥发性半导体记忆装 置之驱动方法,其中,电晶体为可适用于NOR型或DINOR 型快闪记忆体。4.一种非挥发性半导体记忆装置, 具有电晶体,包括: 第二导电型之第一、第二扩散层,在半导体基板之 表层部通过第一导电型通道区域而相对; 二层闸极电极,在上述第一导电型通道区域上由通 过闸极绝缘膜而形成之漂浮闸极及控制闸极所构 成;及 第二导电型之电场缓和层,形成于上述第一、第二 扩散层之至少任一方与上述通道区域之间, 其特征在于: 邻接于上述电场缓和层之上述扩散层系不与上述 二层闸极电极相重叠。5.一种非挥发性半导体记 忆装置,具有电晶体,包括: 第一导电型区域,形成于第一导电型之半导体基板 之表层部,而比该半导体基板为更高浓度; 第二导电型之第一、第二扩散层,于上述第一导电 型区域内通过第一导电型通道区域而相对; 二层闸极电极,在上述第一导电型通道区域上由通 过闸极绝缘膜而形成之漂浮闸极及控制闸极所构 成;及 第二导电型之电场缓和层,形成于上述第一、第二 扩散层之至少任一方与上述通道区域之间, 其特征在于: 邻接于上述电场缓和层之上述扩散层系不与上述 二层闸极电极相重叠。6.一种非挥发性半导体记 忆装置,具有电晶体,包括: 第二导电型之第一、第二扩散层,形成于第一导电 型之半导体基板之表层部,而通过第一导电型之通 道区域而相对; 二层闸极电极,在上述第一导电型通道区域上由通 过闸极绝缘膜而形成之漂浮闸极及控制闸极所构 成; 第二导电型之电场缓和层,形成于上述第一、第二 扩散层之至少任一方与上述通道区域之间;及 第一导电型区域,由包括上述电场缓和层及与此邻 接之上述扩散层而形成,并比上述半导体基板为更 高浓度, 其特征在于: 邻接于上述电场缓和层之上述扩散层系不与上述 二层闸极电极相重叠。7.如申请专利范围第4.5或6 项所述之非挥发性半导体记忆装置,其中,电场缓 和层之第二导电型浓度为比邻接于此之扩散层者 更低。8.如申请专利范围第4.5或6项所述之非挥发 性半导体记忆装置,其中,电晶体为可适用于NOR型 或DINOR型快闪记忆体。9.一种非挥发性半导体记忆 装置之制造方法,包括: 在第一导电型之半导体基板之表层部以比该基板 更高浓度形成第一导电型区域为既定深度之步骤; 在上述第一导电型区域上通过闸极绝缘膜形成由 控制闸极及漂浮闸极所构成之二层闸极电极之步 骤; 将该二层闸极电极做成罩幕并行杂质注入而形成 第二导电型之扩散层于上述表层部之步骤; 于全面形成绝缘膜之后,行非等向性蚀刻而形成侧 壁于二层闸极电极之侧面之步骤;及 藉由将上述二层闸极电极及上述侧壁做成罩幕并 行杂质注入,并在上述既定深度之范围形成第二导 电型之第一、第二扩散层,而上述扩散层之一部分 系形成电场缓和层之步骤。10.一种非挥发性半导 体记忆装置之制造方法,包括: 在第一导电型之半导体基板上通过闸极绝缘膜形 成由控制闸极及漂浮闸极所构成之二层闸极电极 之步骤; 将该二层闸极电极做成罩幕并行杂质注入而形成 第二导电型之扩散层于上述表层部之步骤; 以至少包括上述扩散层而以比上述基板还高浓度 行杂质注入并形成第一导电型区域为既定深度之 步骤; 于全面形成绝缘膜之后,行非等向性蚀刻而形成侧 壁于上述二层闸极电极之侧面之步骤;及 藉由将上述二层闸极电极及上述侧壁做成罩幕并 行杂质注入,并在上述既定深度之范围形成第二导 电型之第一、第二扩散层,而上述扩散层之一部分 系形成电场缓和层之步骤。11.如申请专利范围第 10项所述之非挥发性半导体记忆装置之制造方法, 其中,形成第一导电型区域之步骤系执行将杂质之 注入角度以对于基板法线来做成30度以内。12.一 种非挥发性半导体记忆装置之动作方法,具有电晶 体,包括:第二导电型之第一、第二扩散层,于半导 体基板之表层部上通过第一导电型通道区域而相 对;二层闸极电极,在上述第一导电型之通道区域 上由通过闸极绝缘膜而形成之漂浮闸极及控制闸 极所构成;及第二导电型之电场缓和层,形成于上 述第一、第二扩散层之至少任一方与上述通道区 域之间;而邻接于电场缓和层之扩散层系不与二层 闸极电极相重叠, 其特征在于包括: 确认上述电晶体于既定之临限値以下被抹除或写 入之步骤; 将上述第一导电型之通道区域及上述第一、第二 扩散层之一方设定于第一电压位准之步骤; 将上述第一、第二扩散层之另一方设定于第二电 压位准之步骤; 将上述控制闸极设定于第一或第三电压位准之步 骤;及 藉由设定上述第一电压位准与上述第二电压位准 之电位差为比起上述第一电压位准与上述第三电 压位准之电位差在取绝对値上为更大,而对于通道 电流所流动之上述电晶体,将流动其通道区域之电 荷之一部分注入于漂浮闸极之步骤。13.一种非挥 发性半导体记忆装置之动作方法,具有电晶体,包 括:第二导电型之第一、第二扩散层,于半导体基 板之表层部上通过第一导电型之通道区域而相对; 二层闸极电极,在上述第一导电型通道区域上由通 过闸极绝缘膜而形成之漂浮闸极及控制闸极所构 成;及第二导电型之电场缓和层,形成于上述第一 、第二扩散层之至少任一方与上述通道区域之间; 而邻接于电场缓和层之扩散层系不与二层闸极电 极相重叠, 其特征在于包括: 确认上述电晶体于既定之临限値以下被抹除或写 入之步骤; 将上述第一导电型之通道区域设定于第一电压位 准之步骤; 将上述第一、第二扩散层之一方设定于第二电压 位准之步骤; 将上述第一、第二扩散层之另一方设定于第三电 压位准之步骤; 将上述控制闸极设定于第一、第二或第四电压位 准之步骤;及 藉由设定上述第一电压位准与上述第二电压位准 之电位差为比起上述第一电压位准与上述第三电 压位准之电位差及上述第一电压位准与上述第四 电压位准之电位差在取绝对値上为更大,而对于通 道电流所流动之上述电晶体,将流动其通道区域之 电荷之一部分注入于漂浮闸极之步骤。14.如申请 专利范围第12或13项所述之非挥发性半导体记忆装 置之动作方法,其中,包括可先于确认步骤前,抑制 过抹除电晶体之发生,而行写入于电晶体之步骤。 图式简单说明: 第一图系显示该发明之实施形态一之非挥发性半 导体记忆装置之NOR型单元构造之剖面概略图。 第二图系显示第一图中之圆X之汲极近旁之扩大图 。 第三图a至第三图d系显示该发明之实施形态一之 非挥发性半导体记忆装置之制造顺序之制程图。 第四图系显示该发明之实施形态一之非挥发性半 导体记忆装置之抹除顺序之流程图。 第五图系显示该发明之实施形态一之非挥发性半 导体记忆装置之在汲极近旁之通道表面上之杂质 分布之图形。 第六图系显示该发明之实施形态一之非挥发性半 导体记忆装置之其他抹除顺序之流程图。 第七图系显示该发明之实施形态一之非挥发性半 导体记忆装置之收敛特性/写回持性之图形。 第八图系显示该发明之实施形态一之非挥发性半 导体记忆装置之收敛特性/写回持性之图形。 第九图系显示该发明之实施形态一之非挥发性半 导体记忆装置之写回持性之图形。 第十图系显示该发明之实施形态一之非挥发性半 导体记忆装置之写回持性之图形。 第十一图系显示该发明之实施形态一之非挥发性 半导体记忆装置之驱动方法中之收敛时Vg-Vth特性 之图形。 第十二图系显示该发明之实施形态一之非挥发性 半导体记忆装置之驱动方法中之收敛时之闸极电 流特性之图形。 第十三图系显示该发明之实施形态一之非挥发性 半导体记忆装置之驱动方法中之写回例之图形。 第十四图系显示该发明之实施形态二之非挥发性 半导体记忆装置之NOR型单元构造之剖面概略图。 第十五图系显示第十四图中之圆Y之汲极近旁之扩 大图。 第十六图a至第十六图c系显示该发明之实施形态 二之非挥发性半导体记忆装置之制造顺序之流程 图。 第十七图系显示该发明之实施形态三之非挥发性 半导体记忆装置之DINOR型单元构造之剖面概略图 。 第十八图系显示第十七图中之非挥发性半导体记 忆装置之动作电压设定之表图。 第十九图系显示习知技术之非挥发性半导体记忆 装置中之DAHE/DAHH写回特性评价之图形。 第二十图系显示习知技术之非挥发性半导体记忆 装置中之DAHE/DAHH写回特性之图形。 第二十一图系显示该发明之实施形态一-三之非挥 发性半导体记忆装置之写回特性之图形。 第二十二图系显示习知技术之非挥发性半导体记 忆装置中之Vs-Id特性之图形。 第二十三图系显示该发明之实施形态一-三之非挥 发性半导体记忆装置中之收敛时Vg-Id特性之图形 。 第二十四图系显示习知技术之非挥发性半导体记 忆装置中之Vg-Id特性之图形。 第二十五图系显示该发明之实施形态一-三之非挥 发性半导体记忆装置中之收敛时Id/Is特性之图形 。 第二十六图系显示NOR型快闪记忆体之单元阵列构 成图。 第二十七图系显示习知技术之非挥发性半导体记 忆装置之过抹除不良之Vth分布之流程图。 第二十八图系显示为了说明习知技术之非挥发性 半导体记忆装置之CHE之过抹除位元写回之剖面概 略图。 第二十九图系显示在习知技术之非挥发性半导体 记忆装置之单元构造之汲极端近旁之通道表面上 之杂质分布之图形。 第三十图系显示为了说明习知技术之非挥发性半 导体记忆装置之DAHE/DAHH之过抹除位元写回之剖面 概略图。 第三十一图系显示在习知技术之非挥发性半导体 记忆装置中之自己收敛使用时之闸极电流特性之 图形。 第三十二图系显示非挥发性半导体记忆装置之剖 面概略图。 第三十三图系显示习知技术之非挥发性半导体记 忆装置之NOR型之抹除顺序之流程图。 第三十四图系显示习知技术之非挥发性半导体记 忆装置之以自己收敛法来写回之图形。 第三十五图系显示习知技术之非挥发性半导体记 忆装置之以自己收敛法来写回之图形。 第三十六图系显示习知技术之非挥发性半导体记 忆装置之以自己收敛法来写回之图形。 第三十七图系显示习知技术之非挥发性半导体记 忆装置之DAHE/DAHH发生之说明图。 第三十八图系显示习知技术之非挥发性半导体记 忆装置之汲极不稳特性特性之图形。 第三十九图系显示习知技术之非挥发性半导体记 忆装置之写回动作时之电流收敛特性之图形。 第四十图系显示习知技术之非挥发性半导体记忆 装置之DINOR型单元构造之剖面概略图。 第四十一图系显示习知技术之非挥发性半导体记 忆装置之DINOR型之写入顺序之流程图。 第四十二图系习知技术之非挥发性半导体记忆装 置之DINOR型之动作电压设定之表图。 |
