| 主权项 |
1.一种半导体装置,于半导体基板上藉由第一层间 绝缘层而形成第一配线层,且于上述第一配线层上 藉由包括有SOG层的第二层间绝缘层而形成第二配 线层之配线的构造中; 其特征在于: 配设于半导体晶片之周边之线宽度宽的第一配线 层被分割成具有窄之线宽度的配线图型,且上述线 宽度宽的第一配线层系以上述配线图型的集合体 所构成。2.一种半导体装置,于半导体基板上藉由 第一层间绝缘层而形成第一配线层,且于上述第一 配线层上藉由包括有SOG层的第二层间绝缘层而形 成第二配线层之配线的构造中; 其特征在于: 半导体晶片之周边部的上述第一层间绝缘层系仅 被蚀刻既定的厚度,且配设于上述半导体晶片之周 边部的第一配线层系形成于较配设于半导体晶片 之内部的第一配线层低的位置。3.如申请专利范 围第1项所述的半导体装置,其中上述半导体晶片 之周边部的第一层间绝缘层系仅被蚀刻既定的厚 度,且配设于上述半导体晶片之周边部的第一配线 层系形成于较配设于半导体晶片之内部的第一配 线层低的位置。4.如申请专利范围第1.2或3项所述 的半导体装置,其中上述半导体晶片的周边部系离 半导体晶片端部的距离成为半导体晶片内部100m 内的区域。5.如申请专利范围第1.2或3项所述的半 导体装置,其中具有上述窄之线宽度之配线图型的 线宽度系被设定成10m以下。6.如申请专利范围 第4项所述的半导体装置,其中具有上述窄之线宽 度之配线图型的线宽度系被设定成10m以下。7. 如申请专利范围第1或3项所述的半导体装置,其中 上述第一配线层及第二配线层系经由形成于上述 被分割之配线图型上之上述第二层间绝缘层的贯 穿孔而连接,且于上述贯穿部的第二层间绝缘层未 存在有SOG层。8.如申请专利范围第4项所述的半导 体装置,其中上述第一配线层及第二配线层系经由 形成于上述被分割之配线图型上之上述第二层间 绝缘层的贯穿孔而连接,且于上述贯穿孔部的第二 层间绝缘层未存在有SOG层。9.如申请专利范围第5 项所述的半导体装置,其中上述第一配线层及第二 配线层系经由形成于上述被分割之配线图型上之 上述第二层间绝缘层的贯穿孔而连接,且于上述贯 穿孔部的第二层间绝缘层未存在有SOG层。10.如申 请专利范围第6项所述的半导体装置,其中上述第 一配线层及第二配线层系经由形成于上述被分割 之配线图型上之上述第二层间绝缘层的贯穿孔而 连接,且于上述贯穿孔部的第二层间绝缘层未存在 有SOG层。11.一种半导体装置的制造方法,包括: 于半导体基板上形成第一层间绝缘层,且于上述第 一层间绝缘层上形成在半导体晶片之周边部被分 割的第一配线层; 形成被覆上述第一配线层的第一绝缘层; 于上述第一绝缘层上形成SOG层; 蚀刻上述SOG层仅既定厚度,而露出上述第一配线层 上的第一绝缘层; 于上述SOG层上及上述第一绝缘层上形成第二绝缘 层,而以上述第一绝缘层及第二绝缘层或SOG层来形 成第二层间绝缘层;以及 于上述第二绝缘层上形成第二配线层。12.一种半 导体装置的制造方法,包括: 于半导体基板上形成第一层间绝缘层后,蚀刻去除 半导体晶片之周边部的上述第一层间绝缘层仅既 定深度; 于上述第一层间绝缘层上形成第一配线层; 形成被覆上述第一配线层的第一绝缘层; 于上述第一绝缘层上形成SOG层; 蚀刻上述SOG层仅既定厚度,而露出上述第一配线层 上的第一绝缘层; 于上述SOG层上及上述第一绝缘层上形成第二绝缘 层,而以上述第一绝缘层及第二绝缘层或SOG层来形 成第二层间绝缘层;以及 于上述第二绝缘层上形成第二配线层。图式简单 说明: 第一图系说明本发明之第一实施例之一制程的剖 面图。 第二图系说明本发明之第一实施例之一制程的剖 面图。 第三图系说明本发明之第一实施例之下层配线的 剖面图。 第四图系说明本发明之第一实施例之一制程的剖 面图。 第五图系显示说明本发明之效果之配线层之可靠 度的曲线图。 第六图系显示说明本发明之效果之配线层之可靠 度的曲线图。 第七图系用以说明本发明之第二实施例之半导体 装置的剖面图。 第八图系用以说明习知技术之多层配线之制程顺 序的剖面图。 |
