| 主权项 |
1.一种半导体装置之制造方法,其系在半导体基板 上具有记忆体元件形成区域与逻辑元件形成区域, 其包括下述步骤: 在上述记忆体元件形成区域中的半导体基板上,形 成第一和第二闸极(4),并且在上述逻辑元件形成区 域的上述半导体基板上,形成第三闸极(4); 在上述第一和第二闸极相应的两侧的上述半导体 基板中,形成第一源极/汲极区域(6a),并且在第三闸 极的两侧的上述半导体基板中,形成第二源极/汲 极区域(6b); 按照分别覆盖上述第一,第二和第三闸极的方式, 在上述半导体基板的整个表面上,形成第一绝缘膜 (8); 通过对形成于上述逻辑元件形成区域上的上述第 一绝缘膜进行异向性蚀刻,在上述记忆体元件形成 区域上,残留覆盖上述第一和第二闸极的第一保护 绝缘膜,并且在第三闸极的侧壁上,形成侧壁绝缘 膜(8a,8b); 按照覆盖包含上述第一,第二和第三闸极、上述保 护绝缘膜及侧壁绝缘膜的半导体基板整个表面的 方式,形成第二绝缘膜; 通过选择地对上述记忆体元件形成区域中的上述 第二绝缘膜进行湿式蚀刻,以在上述逻辑元件形成 区域,形成本身对齐矽化物保护膜(9); 在上述逻辑元件形成区域中的上述半导体基板露 出的上述第二源极/汲极区域上,形成高熔点金属 矽化物膜(11); 按照覆盖上述半导体基板的整个表面的方式,形成 层间绝缘膜(12); 通过对上述记忆体元件形成区域中的上述层间绝 缘膜和上述第一保护绝缘膜进行蚀刻,以在上述第 一闸极和上述第二闸极的顶面和侧壁上,按照残留 第二保护绝缘膜的方式自我整合地,形成延伸到上 述半导体基板的第一源极/汲极区域的接触孔(15) 。2.如申请专利范围第1项之半导体装置之制造方 法,其中上述第一绝缘膜(8)为矽氮化膜。3.如申请 专利范围第1项之半导体装置之制造方法,其中上 述第二绝缘膜(9)为矽氧化膜。4.如申请专利范围 第1项之半导体装置之制造方法,其中上述层间绝 缘膜(12)由包含杂质的绝缘膜形成; 该方法还包括下述步骤: 在高熔点金属矽化物膜(11)之后,在形成上述层间 绝缘膜的上述步骤之前,在高熔点矽化物膜上,形 成不包含杂质的绝缘膜;以及 在形成上述层间绝缘膜的上述步骤之后,对上述层 间绝缘膜进行热处理。5.如申请专利范围第4项之 半导体装置之制造方法,其中不包含上述杂质的绝 缘膜为厚度小于300埃的矽氧化膜。6.如申请专利 范围第4项之半导体装置之制造方法,其中不包含 上述杂质的绝缘膜为厚度小于300埃的矽氮化膜。7 .一种半导体装置之制造方法,其系在半导体基板 上具有记忆体元件形成区域和逻辑元件形成区域, 其包括下述步骤: 在上述记忆体元件形成区域,形成第一和第二闸极 (4),并且在上述逻辑元件形成区域中的上述半导体 基板上,形成第三闸极(4); 在上述第一和第二闸极相应的两侧的上述半导体 基板中,形成第一源极/汲极区域(6a),并且在第三闸 极的两侧,形成第二源极/汲极区域(6b); 按照分别覆盖上述第一,第二和第三闸极的方式, 在上述半导体基板的整个表面上,形成第一绝缘膜 (8); 在上述第一绝缘膜上,形成包含杂质的绝缘膜; 将形成于上述逻辑元件形成区域上之包含杂质的 绝缘膜去除; 通过对上述逻辑元件形成区域上的上述第一绝缘 膜进行异向性蚀刻,在上述记忆元件形成区域上, 残留覆盖第一保护绝缘膜,并且在第三闸极的侧壁 上,形成侧壁绝缘膜(8a,8b); 按照覆盖上述半导体基板整个表面的方式,形成第 二绝缘膜(9); 通过对上述第二绝缘膜进行蚀刻,在上述逻辑元件 形成区域,形成本身对齐矽化物保护膜(9); 在上述逻辑元件形成区域中的上述半导体基板露 出的上述第二源极/汲极区域上,形成高熔点金属 矽化物膜(11); 在上述半导体基板上,形成层间绝缘膜(12); 在上述记忆体元件形成区域中的上述层间绝缘膜 和包含杂质的绝缘膜上,按照残留第二保护绝缘膜 的方式自我整合地,在第一闸极和上述第二闸极的 顶面和侧壁上,形成延伸到上述半导体基板中的上 述第一源极/汲极区域的接触孔(15); 在形成包含杂质的绝缘膜的上述步骤,或形成上述 层间绝缘膜的上述步骤中的任何一个步骤之后,对 上述矽氧化膜或上述层间绝缘膜的表面进行热处 理。8.如申请专利范围第7项之半导体装置之制造 方法,其中上述第一绝缘膜(8)为矽氮化膜。9.如申 请专利范围第7项之半导体装置之制造方法,其中 上述第二绝缘膜(9)为矽氧化膜。10.一种半导体装 置之制造方法,其系在半导体基板上具有记忆体元 件形成区域和逻辑元件形成区域,其包括下述步骤 : 在上述记忆体元件形成区域,形成第一和第二闸极 (4),并且在上述逻辑元件形成区域中的上述半导体 基板上,形成第三闸极(4); 在上述第一和第二闸极相应的两侧的上述半导体 基板中,形成第一源极/汲极区域(6a),并且在第三闸 极的两侧的半导体基板中,形成第三源极/汲极区 域(6b); 按照分别覆盖上述第一,第二和第三闸极的方式, 在上述半导体基板的整个表面上,形成第一绝缘膜 (8); 通过对上述逻辑元件形成区域上的上述第一绝缘 膜进行异向性蚀刻,在上述记忆体元件形成区域上 ,残留覆盖第一保护绝缘膜,并且在第三闸极的侧 壁上,形成侧壁绝缘膜; 在上述半导体基板整个表面上,形成包含杂质的绝 缘膜(8a,8b); 通过对包含上述杂质的绝缘膜进行蚀刻,在上述逻 辑元件形成区域,形成矽化物保护膜(9); 在上述逻辑元件形成区域的上述半导体基板露出 的上述第二源极/汲极区域上,形成高熔点金属矽 化物膜(11); 在上述半导体基板上,形成层间绝缘膜(12); 在上述记忆体元件形成区域中的上述层间绝缘膜 和包含杂质的绝缘膜上,按照残留第二保护绝缘膜 的方式自我整合地,在第一闸极和上述第二闸极的 顶面和侧壁上,形成延伸到上述半导体基板的上述 第一源极/汲极区域的接触孔(15)。11.如申请专利 范围第10项之半导体装置之制造方法,其中上述第 一绝缘膜(8)为矽氮化膜。12.如申请专利范围第10 项之半导体装置之制造方法,其中上述第二绝缘膜 (9)为矽氧化膜。13.如申请专利范围第10项之半导 体装置之制造方法,其中该方法还包括下述步骤: 在上述半导体基板的整个表面上,形成包含杂质的 绝缘膜的上述步骤之前,在上述半导体基板的整个 表面上,形成不包含杂质的绝缘膜;以及 对包含上述杂质的绝缘膜进行热处理。14.如申请 专利范围第13项之半导体装置之制造方法,其中不 包含上述杂质的绝缘膜为厚度小于300埃的矽氧化 膜。15.如申请专利范围第13项之半导体装置之制 造方法,其中不包含上述杂质的绝缘膜为厚度小于 300埃的矽氮化膜。图式简单说明: 第一图A,第一图B,第二图A,第二图B,第三图A,第三图 B,第四图A,第四图B,第五图A,第五图B,第六图A,第六 图B,第七图A,第七图B,第八图A,第八图B,第九图A,第 九图B为用于说明本发明的第一实施例的半导体装 置之制造方法的剖面结构图; 第十图A,第十图B,第十一图A,第十一图B,第十二图A, 第十二图B,第十三图A,第十三图B,第十四图A,第十 四图B,第十五图A,第十五图B,第十六图A,第十六图B 为用于说明本发明的第二实施例的半导体装置之 制造方法的剖面结构图; 第十七图A,第十七图B,第十八图A,第十八图B为用于 说明本发明的第三实施例的半导体装置之制造方 法的剖面结构图; 第十九图A,第十九图B,第二十图A,第二十图B,第二 十一图A,第二十一图B,第二十二图A,第二十二图B, 第二十三图A,第二十三图B,第二十四图A,第二十四 图B,第二十五图A,第二十五图B,第二十六图A,第二 十六图B,第二十七图A,第二十七图B,第二十八图A, 第二十八图B,第二十九图A,第二十九图B,第三十图A ,第三十图B,第三十一图A,第三十一图B,第三十二图 A,第三十二图B,第三十三图A,第三十三图B为用于说 明本发明的第四实施例的半导体装置之制造方法 的剖面结构图; 第三十四图A,第三十四图B,第三十五图A,第三十五 图B,第三十六图A,第三十六图B,第三十七图A,第三 十七图B,第三十八图A,第三十八图B,第三十九图A, 第三十九图B,第四十图A,第四十图B,第四十一图A, 第四十一图B为用于说明本发明的第五实施例的半 导体装置之制造方法的剖面结构图; 第四十二图A,第四十二图B,第四十三图A,第四十三 图B,第四十四图A,第四十四图B,第四十五图A,第四 十五图B,第四十六图A,第四十六图B,第四十七图A, 第四十七图B,第四十八图A,第四十八图B,第四十九 图A,第四十九图B为用于说明本发明的第六实施例 的半导体装置之制造方法的剖面结构图; 第五十图A,第五十图B,第五十一图A,第五十一图B, 第五十二图A,第五十二图B,第五十三图A,第五十三 图B,第五十四图A,第五十四图B,第五十五图A,第五 十五图B,第五十六图A,第五十六图B,第五十七图A, 第五十七图B为用于说明本发明的第七实施例的半 导体装置之制造方法的剖面结构图; 第五十八图A,第五十八图B,第五十九图A,第五十九 图B,第六十图A,第六十图B,第六十一图A,第六十一 图B,第六十二图A,第六十二图B,第六十三图A,第六 十三图B,第六十四图A,第六十四图B,第六十五图A, 第六十五图B,第六十六图A,第六十六图B为用于说 明已有的记忆体的SAC过程的剖面结构图; 第六十七图,第六十八图,第六十九图,第七十图,第 七十一图,第七十二图为用于说明形成已有的逻辑 元件的本身对齐矽化物光阻膜的过程的剖面结构 图; 第七十三图A,第七十三图B,第七十四图A,第七十四 图B,第七十五图A,第七十五图B,第七十六图A,第七 十六图B,第七十七图A,第七十七图B,第七十八图A, 第七十八图B,第七十九图A,第七十九图B,第八十图A ,第八十图B,第八十一图A,第八十一图B为用于说明 形成已有的混合设置装置的过程的问题的剖面结 构。 |
