发明名称 TESTABLE ROM CHIP FOR A DATA MEMORY REDUNDANT LOGIC
摘要 <p>Testbarer Festwertspeicher für eine Datenspeicher-Redundanzlogik (55) mit Festwertspeichereinheiten (1) zum Abspeichern von ermittelten Fehleradressen von fehlerhaften Datenspeichereinheiten, wobei jede Festwertspeichereinheit (1 durch Anlegen von Eingabe-Testdaten und durch Vergleich ausgelesener Ausgabe-Testdaten mit erwarteten Soll-Ausgabe-Testdaten auf ihre Funktionsfähigkeit überprüfbar ist.</p>
申请公布号 WO2001059790(A1) 申请公布日期 2001.08.16
申请号 EP2001001211 申请日期 2001.02.05
申请人 发明人
分类号 主分类号
代理机构 代理人
主权项
地址