| 主权项 |
1.一种半导体装置,其特征是具有:一复数个基板;该复数个基板形成有配线图案,且以能够重叠之方式而配置;及一半导体晶片;该半导体晶片至少搭载于任一个的上述基板;又,在2个上述基板中,形成于第1上述基板上的第1上述配线图案具有从上述第1基板的表面突出之弯曲部;又,上述弯曲部会在上述2个基板中,电气性连接于第2上述基板上所形成之第2上述配线图案的平坦部。2.如申请专利范围第1项之半导体装置,其中在上述第1基板中形成有贯通孔,上述弯曲部会进入上述贯通孔,从与形成有上述第1基板的第1配线图案的面呈相反侧的面突出。3.如申请专利范围第1项之半导体装置,其中在上述第1基板中形成有贯通孔,上述弯曲部会在上述贯通孔上,从形成有上述第1基板的第1配线图案的面突出。4.如申请专利范围第2项之半导体装置,其中在上述贯通孔的内侧形成有复数个上述弯曲部。5.如申请专利范围第3项之半导体装置,其中在上述贯通孔的内侧形成有复数个上述弯曲部。6.如申请专利范围第2项之半导体装置,其中在上述第1基板中形成有复数个上述贯通孔,在上述第1配线图案中形成有复数个上述弯曲部,且以能够与1个上述贯通孔重叠之方式而形成1个上述弯曲部。7.如申请专利范围第3项之半导体装置,其中在上述第1基板中形成有复数个上述贯通孔,在上述第1配线图案中形成有复数个上述弯曲部,且以能够与1个上述贯通孔重叠之方式而形成1个上述弯曲部。8.如申请专利范围第1,2,3,4,5,6或7项之半导体装置,其中上述第2配线图案是形成于上述第2基板之上述第1基板侧的面。9.如申请专利范围第1,2,3,4,5,6或7项之半导体装置,其中上述第2配线图案是形成于上述第2基板之与上述第1基板呈相反侧的面,且经由形成于上述第2基板的贯通孔来与上述弯曲部及上述第2配线图案进行电气性连接。10.如申请专利范围第1,2,3,4,5,6或7项之半导体装置,其中在上述第1及第2基板之间配置有上述半导体晶片,上述弯曲部会突出于上述半导体晶片侧,且形成比上述半导体晶片还要高。11.如申请专利范围第1,2,3,4,5,6或7项之半导体装置,其中分别在上述第1及第2基板上配置有上述半导体晶片。12.如申请专利范围第1,2,3,4,5,6或7项之半导体装置,其中只在上述第1及第2基板的任一方上配置有上述半导体晶片。13.如申请专利范围第1,2,3,4,5,6或7项之半导体装置,其中上述基板是以能够重叠3个以上之方式而配置,在3个上述基板中,中央基板为上述第1基板,且分别由两面突出而形成上述弯曲部,在3个上述基板中,两侧的基板为上述第2基板。14.如申请专利范围第1,2,3,4,5,6或7项之半导体装置,其中上述基板是以能够重叠3个以上之方式而配置,在3个上述基板中,中央基板为上述第2基板,两侧的基板为上述第1基板。15.如申请专利范围第1,2,3,4,5,6或7项之半导体装置,其中上述基板是以能够重叠3个以上之方式而配置;位于外侧的2个基板的一方为上述第1基板,另一方为上述第2基板;位于内侧之至少1个的上述基板具有上述弯曲部及上述平坦部,在两相邻的上述基板中,对一方的上述基板而言为上述第1基板,在两相邻的上述基板中,对另一方的上述基板而言为上述第2基板。16.一种电路基板,其特征是安装有申请专利范围第1-7项的任一项所记载之半导体装置。17.一种电子机器,其特征是具有申请专利范围第1-7项的任一项所记载之半导体装置。18.一种半导体装置的制造方法,其特征为:在形成有配线图案的复数个基板中,至少在1个上述基板中搭载半导体晶片,而以能够重叠上述复数个基板之方式而配置,且电气性连接2个上述基板;又,在上述2个基板中,形成于第1上述基板上的第1上述配线图案具有从上述第1基板的表面突出之弯曲部;又,使上述弯曲部在上述2个基板中,电气性连接于第2上述基板上所形成之第2上述配线图案的平坦部。19.如申请专利范围第18项之半导体装置的制造方法,其中分别以上述基板的外形为基准来使上述复数个的基板对准位置。20.如申请专利范围第18项之半导体装置的制造方法,其中分别以形成于上述基板的孔为基准来使上述复数个的基板对准位置。21.如申请专利范围第18,19或20项之半导体装置的制造方法,其中对上述弯曲部至少施加按压力或热的一方,而来电气性连接上述弯曲部与上述平坦部。22.如申请专利范围第21项之半导体装置的制造方法,其中在形成于2个以上的上述基板的配线图案中形成有上述弯曲部,且一起电气性连接形成于上述2个以上的上述基板的弯曲部与上述平坦部。图式简单说明:第一图是表示适用本发明之第1实施形态的半导体装置。第二图是表示适用本发明之第1实施形态的半导体装置的第1基板。第三图是表示第1实施形态的变形例。第四图是表示第1实施形态的变形例。第五图是表示适用本发明之第1实施形态的半导体装置的制造方法。第六图是表示适用本发明之第1实施形态的半导体装置的制造方法。第七图是表示第1实施形态之变形例的半导体装置的制造方法。第八图是表示适用本发明之第2实施形态的半导体装置。第九图是表示适用本发明之第3实施形态的半导体装置。第十图是表示适用本发明之第4实施形态的半导体装置。第十一图是表示适用本发明之第5实施形态的半导体装置。第十二图是表示适用本发明之第6实施形态的半导体装置。第十三图是表示适用本发明之第7实施形态的半导体装置。第十四图是表示适用本发明之第8实施形态的半导体装置。第十五图是表示适用本发明之第9实施形态的半导体装置。第十六图是表示适用本发明之第10实施形态的半导体装置。第十七图是表示适用本发明之实施形态的电路基板。第十八图是表示适用本发明之实施形态的电子机器。第十九图是表示适用本发明之实施形态的电子机器。 |
