| 主权项 |
1.一种控制晶片组,包括:一第一控制晶片,包括:一第一资料送收器,耦接至一晶片间滙流排,用以透过该晶片间滙流排,接收与发送资料讯号,来完成复数个写入交易;一读/写资料伫列,耦接至该第一资料送收器,用以暂存该些读出/写入交易之资料;一读/写交易伫列,耦接至该第一资料送收器,用以暂存该些读出/写入交易之资料长度及读出/写入位址;以及一目标控制器,耦接至该读/写资料伫列及该读/写交易伫列,该目标控制器根据目前该读/写交易伫列中最先存入之读出/写入交易所对应之读出/写入位址以及在该读/写资料伫列中所对应之资料,将即将读出/写入一目标装置之资料送出后,该第一资料送收器送出一读出/写入确认信号,而目前该读/写交易伫列中最先存入之读出/写入交易所对应之读出/写入位址以及在该读/写资料伫列中所对应之资料都被释放;以及一第二控制晶片,经由该晶片间滙流排耦接至该第一控制晶片,包括:一读/写缓冲器大小暂存器,用以记忆该读/写资料伫列所可容纳资料之总数;一读/写缓冲器计数暂存器,用以记忆该读/写交易伫列所可容纳读出/写入交易之总数;一第二资料送收器,耦接至该晶片间滙流排,用以透过该晶片间滙流排,接收与发送资料讯号,来完成该些读出/写入交易,当该第二资料送收器收到该读出/写入确认信号后,送出一读出/写入成功释放缓冲器讯号;一写交易产生器,耦接至该第二资料送收器,用以产生该些读出/写入交易之资料长度,读出/写入位址及资料;一读/写交易纪录电路及伫列,耦接至该第二资料送收器及该读/写交易产生器,用以暂存该些读出/写入交易之资料长度,并根据该读出/写入成功释放缓冲器讯号,来计算目前该第一控制晶片中该读/写资料伫列之一剩余/可用用读/写缓冲器资料个数及该读/写交易伫列之一剩余/可用读出/写入交易个数;以及一读/写比较器,耦接至该第二资料送收器、该读/写缓冲器大小暂存器、该读/写缓冲器计数暂存器及该读/写交易纪录电路及伫列,用以根据该将用读/写缓冲器资料个数、该将用读出/写入交易个数、该读/写交易伫列所可容纳读出/写入交易之总数及该读/写资料伫列所可容纳资料之总数,来通知该第二资料送收器送出新的读/写入交易相关之资料讯号。2.如申请专利范围第1项所述之控制晶片组,其中该晶片间滙流排包括:一位址资料滙流排、一长度/位元组致能讯号线、一上传命令讯号线、一上传触发讯号线、一下传命令讯号线、一下传触发讯号线以及一时脉讯号线。3.如申请专利范围第2项所述之控制晶片组,其中该上传触发讯号线以及该下传触发讯号线致动时之运作频率系2倍于该时脉讯号线上之时脉频率。4.如申请专利范围第1项所述之控制晶片组,其中该第一与该第二控制晶片分别为电脑主机板之北桥控制晶片与南桥控制晶片,该目标控制器系一记忆体控制器,该目标装置系一外部记忆体。5.如申请专利范围第4项所述之控制晶片组,其中该读/写交易伫列所可容纳读出/写入交易之总数为4,该读/写资料伫列所可容纳资料之总数为16。6.一种控制晶片组之间的资料交易方法,用以完成复数个读出/写入交易,该控制晶片组包括一第一控制晶片及一第二控制晶片,该第一控制晶片包括一读/写资料伫列,用以暂存该些读出/写入交易之资料;以及一读/写交易伫列,用以暂存该些读出/写入交易之资料长度及读出/写入位址,该第二控制晶片包括暂存该些读出/写入交易之资料长度之一读/写交易纪录电路及伫列以及一读/写比较器,该资料交易方法包括下列步骤:提供该读/写交易伫列所可容纳读/写入交易之总数及该读/写资料伫列所可容纳资料之总数给第二控制晶片;该第一控制晶片根据目前该读/写交易伫列中最先存入之读出/写入交易所对应之读出/写入位址以及在该读/写资料伫列中所对应之资料,将即将读出/写入一目标装置之资料读出/写出;该第一控制晶片送出一读出/写入确认信号;该第一控制晶片释放目前该读/写交易伫列中最先存入之读出/写入交易所对应之读出/写入位址以及在该读/写资料伫列中所对应之资料;该第二控制晶片产生对应一新读出/写入交易之资料长度,读出/写入位址及资料;该第二控制晶片根据该读出/写入确认信号,使该读/写交易纪录电路及伫列,计算出目前该第一控制晶片中该读/写资料伫列之一将用读/写缓冲器资料个数及该读/写交易伫列之一将用读出/写入交易个数;以及该读/写比较器根据该将用读/写缓冲器资料个数、该将用读出/写入交易个数、该读/写交易伫列所可容纳读出/写入交易之总数及该读/写资料伫列所可容纳资料之总数,来决定并使该第二控制晶片送出该新的读出/写入交易相关之资料长度和读出/写入位址及资料。7.如申请专利范围第6项所述之控制晶片组之间的资料交易方法,其中该第一与该第二控制晶片系透过一晶片间滙流排耦接,该第一与该第二控制晶片分别为电脑主机板之北桥控制晶片与南桥控制晶片,该晶片间滙流排包括:一位址资料滙流排、一长度/位元组致能讯号线、一上传命令讯号线、一上传触发讯号线、一下传命令讯号线、一下传触发讯号线以及一时脉讯号线。8.如申请专利范围第7项所述之控制晶片组之间的资料交易方法,其中该上传触发讯号线以及该下传触发讯号线致动时之运作频率系2倍于该时脉讯号线上之时脉频率。9.如申请专利范围第7项所述之控制晶片组之间的资料交易方法,其中该目标装置系一外部记忆体。10.一种点对点(point-to-point)连接不同晶片间的信号传输方式之控制晶片组,包括:第一晶片有n个交易伫列及m个资料伫列;以及第二晶片记录该第一晶片交易伫列及资料伫列之使用情形,并依据该记录决定是否进行下一笔交易。11.如申请专利范围第10项所述之控制晶片组,其中该第一与该第二晶片分别为电脑主机板之北桥控制晶片与南桥控制晶片。12.如申请专利范围第10项所述之控制晶片组,其中该交易伫列所可容纳交易之总数为4,该资料伫列所可容纳资料之总数为16。13.一种连接不同晶片间的信号传输装置,包含:一下传命令讯号线(DNCMD),用以定义出各种不同下传命令的资料交易型态;一下传触发讯号线(DNSTB),用以触发该下传命令讯号线;一上传命令讯号线(UPCMD),用以定义出各种不同上传命令的资料交易型态;一上传触发讯号线(UPSTB),用以触发该上传命令讯号线;一位元组致能讯号线(BE);系为一条双向位元致能讯号线;一位址讯号线(AD),用以送出位址讯号;以及一时脉讯号线(CLK),用以提供运作之时脉讯号。14.如申请专利范围第13项所述之装置,其中该下传触发讯号线、该上传触发讯号线系为单向的。15.如申请专利范围第13项所述之装置,其中该上传触发讯号线以及该下传触发讯号线致动时之运作频率系2倍于该时脉讯号线上之时脉频率。图式简单说明:第一图绘示一种习知在电脑架构中使用PCI滙流排系统的架构示意图;第二图绘示一PCI系统之主控器进行读取操作之时序图,用以简单说明PCI系统之各控制讯号;第三图绘示依据本发明之一较佳实施例之一种控制晶片组之方块示意图;第四图绘示依据本发明之一实施例中,传送资料位元时间(bit time)与滙流排时脉讯号以及触发讯号线之间的时序关系图;第五图A绘示依据本发明之一较佳实施例之一种控制晶片组,其中有关写入交易之内部结构方块示意图;第五图B绘示依据本发明之一较佳实施例之一种控制晶片组,其中有关写入交易之相关时序图;第六图A绘示依据本发明之一较佳实施例之一种控制晶片组,其中有关读出交易之内部结构方块示意图;以及第六图B绘示依据本发明之一较佳实施例之一种控制晶片组,其中有关读出交易之相关时序图。 |
