| 主权项 |
1.一种具有凸块电极的半导体元件,其包含:一基片具有一铜接垫设于其上;一介电层覆盖于该基片,该介电层具有一间孔位于该铜接垫上;一钛层设于该介电层上,其中该钛层系形成一密闭环围绕该介电层之开孔;铜接垫上裸露于介电层之部分一第一铜层覆盖于该钛层以及介电层之开孔,其中该第一铜层系直接接触该铜接垫;一镍/钒层,设于该第一铜层上;一第二铜层设于该镍/钒层上;及一金属凸块设于该第二铜层上。2.依申请专利范围第1项之具有凸块电极的半导体元件,其中该介电层系为一护层(passivation layer)。3.依申请专利范围第1项之具有凸块电极的半导体元件,其中该金属凸块系为一金凸块。4.依申请专利范围第1项之具有凸块电极的半导体元件,其中该金属凸块系为一焊锡凸块。5.一种具有凸块电极的半导体元件,其包含:一基片具有一铜接垫设于其上;一第一介电层覆盖于该基片,该介电层具有第一开孔位于该铜接垫上;一多层引线,其具有一第一端部经由该第一开孔连接至该铜接垫,以及一第二端部延伸于该第一介电层上;该多层引线包含一第一钛层设于该第一介电层上,一铜层设于该第一钛层上,以及一第二钛层设于该铜层上、其中该第一钛层具有一第二开孔对应于该第一开孔,并且该铜层系经由该第二间孔以及第一开孔直接接触该铜接垫;一第二介电层覆盖于该多层引线以及第一介电层上,该第二介电层具有一盲孔(blind-via)对应于该多层引线之第二端部;一导电焊垫(conductive pad)覆盖于该盲孔;及一金属凸块设于该导电焊垫上。6.依申请专利范围第5项之具有凸块电极的半导体元件,其中该第一介电层系为一护层(passivation layer)。7.依申请专利范围第5项之具有凸块电极的半导体元件,其中该导电焊垫包含一镍/钒层复盖于该盲孔以及一铜层设于该镍/钒层上。8.依申请专利范围第5项之具有凸块电极的半导体元件,其中该金属凸块系为一金凸块。9.依申请专利范围第5项之具有凸块电极的半导体元件,其中该金属凸块系为一焊锡凸块。图式简单说明:第一图:习知具有凸块电极半导体元件之剖面图;第二图:另一习知具有凸块电极半导体元件之剖面图;第三图至第六图:其系用以说明根据本发明之凸块下金属层(UBM)之主要制程步骤;第七图:根据本发明较佳实施例之具有凸块电极半导体元件之部份剖面图;及第八图:根据本发明另一较佳实施例之具有凸块电极半导体元件之部份剖面图。 |
