发明名称 减少位错现象用之循环热退火
摘要 本发明提出一种制造位错密度非常低而且厚度范围广之异质外延层的方法,包括与用矽CMOS处理相容之厚度。在不同基板材料上形成位错密度降低之半导体材料作为外延层方法中,以一种加热温度加热该外延层与该基板第一时间期间,该加热温度低于约该外延层熔融之特性温度但是高于该外延层特征为可塑性之温度。然后,以低于约该加热温度之冷却温度冷却该外延层与基板第二时间期间。选择此等加热与冷却步骤之进行次数,以减少该外延层之位错密度。
申请公布号 TW449834 申请公布日期 2001.08.11
申请号 TW089112534 申请日期 2000.06.26
申请人 麻萨诸塞科学研究所 发明人 阮信晓;来诺 古柏 金林
分类号 H01L21/324 主分类号 H01L21/324
代理机构 代理人 林志刚 台北巿南京东路二段一二五号七楼
主权项 1.一种减少半导体材料中位错密度之方法,该半导体材料系在相异基板材料上形成外延层,该方法包括:以一种加热温度加热该外延层与该基板第一时间期间,该加热温度低于约该外延层熔融之特性温度但是高于该外延层特征为可塑性之温度;以低于约该加热温度之冷却温度冷却该外延层与基板第二时间期间;以及进行经选择循环次数之加热与冷却作用,以减少该外延层之位错密度。2.如申请专利范围第1项之方法,其中该加热温度不低于该外延层特性熔融温度约10%以下。3.如申请专利范围第1项之方法,其中该加热温度不低于该外延层特性熔融温度约100℃。4.如申请专利范围第3项之方法,其中该加热温度不低于该外延层特性熔融温度约50℃。5.如申请专利范围第4项之方法,其中该加热温度不低于该外延层特性熔融温度约10℃。6.如申请专利范围第1项之方法,其中该冷却温度至少比该加热低约50℃。7.如申请专利范围第1项之方法,其中选择该冷却温度使热诱发之位错滑动作用最大化,并使该外延层滑移能量阻碍特征之滑移限制最小化。8.如申请专利范围第1项之方法,其中该冷却温度约为室温。9.如申请专利范围第1项之方法,其中进行加热与冷却作用之选择循环次数系至少一次。10.如申请专利范围第8项之方法,其中进行加热与冷却作用之选择循环次数介于一与二十次循环。11.如申请专利范围第1项之方法,其中第一期间与进行加热与冷却作用之选择循环次数各少于该基板与外延层材料可能发生实质材料扩散之情况。12.如申请专利范围第1项之方法,其中该第一与第二时间期间实质上相等。13.如申请专利范围第1项之方法,其中该第一与第二时间期间至少与该外延层和该基板达成热均衡所需之特性期间一样长。14.如申请专利范围第1项之方法,其中该加热与冷却作用系于一种惰性气氛中进行。15.如申请专利范围第1项之方法,其中该外延层厚度不大于约1微米。16.如申请专利范围第1项之方法,其中该外延层厚度介于约1微米与约10微米间。17.如申请专利范围第1项之方法,其中该外延层包括锗,而该基板包括矽,并且另外包括在该矽基板上制造矽装置之步骤。18.如申请专利范围第17项之方法,其中该加热温度至少约900℃。19.如申请专利范围第17项之方法,其中该加热温度介于约700℃与约900℃。20.如申请专利范围第17项之方法,其中选择进行加热与冷却作用之循环次数,以获得不大于约2107cm-2之位错密度。21.如申请专利范围第1项之方法,其中该外延层包括至少一个台面,其相邻处具有一个位错沉料。22.如申请专利范围第21项之方法,其中该外延台面包括一个圆形台面。23.如申请专利范围第21项之方法,其中该外延台面包括一个正方形台面。24.如申请专利范围第23项之方法,其中该外延台面之特征系其范围小于约20微米。25.如申请专利范围第21项之方法,其中该外延材料包括锗,该基板材料包括矽,而该位错沉料包括二氧化矽。26.如申请专利范围第25项之方法,其中选择进行加热与冷却作用之循环次数,以获得位错密度大体为零之台面。27.如申请专利范围第1项之方法,其另外包括形成该外延层之第一步骤,其系在第一淀积温度下,以化学蒸气淀积经选择之第一淀积期间,形成至少一层单一外延层,然后于第二淀积温度进行经选择第二淀积期间,形成该外延层。28.如申请专利范围第1项之方法,其中该外延层包括锗,而且另外包括在该外延层中制造横向光电探测器之步骤。29.如申请专利范围第1项之方法,其中该外延层包括锗,而且另外包括该外延层中制造垂直光电探测器之步骤。30.如申请专利范围第1项之方法,其中该外延层包括一种III-V材料。31.如申请专利范围第1项之方法,其中该外延层包括一种II-VI材料。图式简单说明:第一图系以本发明提出之两步骤UHV/CVD方法杀一种矽(Si)基板上生长锗(Ge)外延层之横剖面透射电子显微相片(TEM);第二图A-第二图B系以本发明方法达成之穿过位错瑕疵减少机制之横剖面略图;第三图系以经计算正常化位错速度作为本发明所提出低温热退火阶段温度之函数的图;第四图A-第四图B分别为本发明外延层生长方法所使用之UHV/CVD系统与其气体歧管之略示图;第五图系进行本发明提出之循环热退火处理后之生长于Si上的Ge外延层横剖面TEM;第六图系以反应性作为Ge光电检测器偏压之函数的图,该Ge光电检测器系以本发明方法进行三次循环热退火处理之Ge外延层所制造;第七图A-第七图B分别系刚生长以及进行本发明提出之循环热退火法后之Ge外延层台面的横剖面TEM;第八图A-第八图B分别经过一次本发明热退火循环与数次热退火循环后之Ge外延层台面光学显微相片;第九图系以Ge外延层台面之平均蚀刻坑密度作为经本发明循环热退火处理后之正方形Ge外延层边缘长度函数之图;第十图系本发明与Si CMOS电子装置整合之横向Ge光学检测器之横剖面略图;第十一图系整含于矽基板上之垂直Ge PIN光学检测器横剖面略图。
地址 美国