| 主权项 |
1.一种非依电性半导体记忆体装置,包含: 一第一晶胞,包括具有一和一临界电压的一第一浮 置闸极型电晶体;及 一第二晶胞,包括具有与该第一临界电压不同的一 第二临界电压的一第二浮置闸极型电晶体, 资料系藉由在该第一晶胞中流动的一第一电流与 在该第二晶胞中流动的一第二电流间的差异来进 行储存。2.如申请专利范围第1项所述之非依电性 半导体记忆体装置,其中该第二临界电压系高于该 第一临界电压。3.如申请专利范围第1项所述之非 依电性半导体记忆体装置,其中: 该第一临界电压系低于一接地位准;及 该第二临界电压系高于该第一临界电压。4.如申 请专利范围第1项所述之非依电性半导体记忆体装 置,其中当资料被读取时,该第一及该第二浮置闸 极型电晶体之闸极被设定至一接地位准。5.如申 请专利范围第1项所述之非依电性半导体记忆体装 置,其中: 该第一及该第二浮置闸极型电晶体之源极被设定 至一接地位准;及 当该资料被读取时,该第一及该第二浮置闸极型电 晶体之闸极被设定至该接地位准。6.如申请专利 范围第1项所述之非依电性半导体记忆体装置,更 包含连接至该第一与该第二浮置闸极型电晶体之 汲极的一电流镜电路。7.如申请专利范围第6项所 述之非依电性半导体记忆体装置,其中该第一及第 二浮置闸极型电晶体之源极被设定至一接地位准 。8.如申请专利范围第1项所述之非依电性半导体 记忆体装置,更包含: 一第三电晶体,具有被供应一电源供应电压之一源 极、一汲极、及连接至该汲极与该第一浮置闸极 型电晶体之一汲极的一闸极;及 一第四电晶体,具有被供应该电源供应电压之一源 极、连接至该第二浮置闸极型电晶体之一汲极的 一汲极、及连接至该第三电晶体之闸极一闸极。9 .如申请专利范围第1项所述之非依电性半导体记 忆体装置,更包含一正反器电路,其包括该等第一 及第二浮置闸极型电晶体。10.如申请专利范围第1 项所述之非依电性半导体记忆体装置,更包含: 一第三电晶体,具有被供应一电源供应电压之一源 极、连接至该第二浮置闸极型电晶体之一汲极的 一闸极、及连接至该第一浮置闸极型电晶体之一 汲极的一汲极;及 一第四电晶体,具有被供应该电源供应电压之一源 极、连接至该第一浮置闸极型电晶体之该汲极的 一闸极,及连接至该第二浮置闸极型电晶体之一汲 极的一汲极。11.一种非依电性半导体记忆体装置, 包含: 一第一晶胞,包括具有一第一临界电压的第一及第 二浮置闸极型电晶体;及 一第二晶胞,包括具有与该第一临界电压不同的一 第二临界电压的第三及第四浮置闸极型电晶体, 资料系藉由在该第一晶胞中流动的一第一电流与 在该第二晶胞中流动的一第二电流间的差异来进 行储存。12.一种非依电性半导体记忆体装置,包含 : 一记忆体晶胞阵列,具有包括一些冗余记忆体晶胞 的一些非依电电性记忆体晶胞;及 一冗余位址记忆体电路,其储存在该记忆体晶胞阵 列中之一故障晶胞上的资讯位址资讯, 该冗余位址记忆体电路包含: 一第一晶胞,包括具有一第一临界电压的一第一浮 置闸极型电晶体;及 一第二晶胞,包括具有与该第一临界电压不同的一 第二临界电压的一第二浮置闸极型电晶体, 资料系藉由在该第一晶胞中流动的一第一电流与 在该第二晶胞中流动的一第二电流间的差异来进 行储存,且用于描述该位址资讯。13.一种非依电性 半导体记忆体装置,包含: 一记忆体晶胞阵列,具有包括一些冗余记忆体晶胞 的一些非依电电性记忆体晶胞;及 一冗余位址记忆体电路,其储存在该记忆体晶胞阵 列中的一故障晶胞上之资讯位址资讯, 该冗余位址记忆体电路包含: 一第一晶胞,包括具有一第一临界电压的第一及第 二浮置闸极型电晶体;及 一第二晶胞,包括具有与该第一临界电压不同的一 第二临界电压的第三及第四浮置闸极型电晶体, 资料系藉由在该第一晶胞中流动的一第一电流与 在该第二晶胞中流动的一第二电流间的差异来进 行储存,且用于描述该位址资讯。图式简单说明: 第一图是习用非依电性半导体记忆体电路之一电 路图; 第二图是根据本发明之一实施例的一快闪记忆体 之一方块图; 第三图是在第二图中显示的一冗余位址记忆体电 路之一部份之一电路图,其中上述部分的功能作为 一冗余资讯记忆体晶胞; 第四图是与在第三图显示的电路不同型之一电路 之一电路图; 第五图是具有一另一型之一冗余资讯记忆体晶胞 之一电路图;及 第六图是显示在第五图中显示的电路之操作的图 。 |
