| 主权项 |
1.一种半导体元件的制造方法,其步骤系已包括:在 基底上形成一罩幕层;穿过该罩幕层与该基底至一 预定深度,以形成一隔离区之一沟渠;在该罩幕层 上与该沟渠之中形成一绝缘层;将该绝缘层平坦化 并研磨至该罩幕层裸露出来;以及移除该罩幕层, 包括下列步骤: 于形成该绝缘层与施行该平坦化的步骤之间,在最 小宽度大于一预定値的该沟渠上形成一氮化图案 层,该氮化图案层的研磨速率低于该绝缘层。2.如 申请专利范围第1项所述之半导体元件的制造方法 ,其中该预定値系定义为施行该平坦化步骤时,一 研磨垫到达该罩幕层表面产生变形的极限宽度。3 .如申请专利范围第1项所述之半导体元件的制造 方法,其中该图案化氮化层的形状与厚度系足以使 该氮化图案层在该研磨步骤被去除者。4.如申请 专利范围第1项所述之半导体元件的制造方法,其 中该氮化图案层系包括形成在部分该沟渠上方的 该绝缘层中并且嵌在该沟渠中。5.一种半导体元 件的制造方法,其步骤包括:在基底上形成一罩幕 层;在该罩幕层与其下方之基底中形成一隔离区之 一沟渠,该沟渠具有一预定深度;在该罩幕层上与 该沟渠之中形成一绝缘层;将该绝缘层平坦化并研 磨至该罩幕层裸露出来;以及移除该罩幕层,其中 该平坦化步骤包括: 施行一第一平坦化制程与一第二平坦化制程于该 绝缘层,该第一平坦化制程并未研磨暴露出该罩幕 层与该绝缘层,该第二平坦化制程系研磨至该罩幕 层裸露出来,且包括: 于该第一平坦化制程与该第二平坦化制程之间,在 最小宽度大于一预定値之该沟渠的该绝缘层上形 成一氮化图案层。6.如申请专利范围第5项所述之 半导体元件的制造方法,其中该预定値系界定为施 行该第二平坦化制程时,一研磨垫到达该罩幕层表 面产生变形的极限宽度。7.一种半导体元件的制 造方法,其步骤包括: 在一基底上形成一罩幕层; 在该罩幕层与其下方之该基底中形成一隔离区之 一沟渠,该沟渠具有一预定深度; 填一第一绝缘层至其高度至少高于该基底的表面 高度; 在宽度大于一预定値之该沟渠之中的该第一绝缘 层上形成一氮化图案层; 将该绝缘层平坦化并研磨至该罩幕层裸露出来;以 及 移除该罩幕层。8.如申请专利范围第7项所述之半 导体元件之制造方法,其中该预定値系定义为施行 该第二平坦化制程时,一研磨垫到达该罩幕层表面 产生变形的极限宽度。9.如申请专利范围第1.5或7 项所述之金氧半导体元件之制造方法,其中该绝缘 层系以高密度电浆法所形成之化学气相沉积膜。 图式简单说明: 第一图A至第一图D是一种传统隔离区之制造流程 的剖面示意图。 第二图A至第二图C系绘示本发明第一较佳实施例 之一种半导体元件之制造流程的示意图。 第三图A至第三图C为依据第二图A至第二图C绘示本 发明较佳实施例之制造流程的示意图。 第四图A至第四图C系绘示本发明第一较佳实施例 之制造流程的剖面示意图。 第五图A至第五图D为依据第四图A至第四图C绘示本 发明第一较佳实施例之制造流程的示意图。 第六图A至第六图D系绘示本发明第二较佳实施例 之制造流程的示意图。 第七图A至第七图D系绘示本发明第三较佳实施例 之制造流程的示意图。 第八图A至第八图D系绘示本发明第四较佳实施例 之制造流程的示意图。 |
