| 主权项 |
1.一种在一积体电路中,用以实施三维图形处理之多媒体处理器,包括:一微处理器,产生对应至多个三角形的三角形建立资讯,这些三角形定义了萤幕上的三维物体,其中该萤幕由多个具有预定像素个数的bin所定义;一资料快取耦合于微处理器,用以储存该建立的资讯;及一三维三角形光栅器耦合于该资料快取,以便将bin配置至三角形,以辨别萤幕上所有与三角形相交的bin。2.如申请专利范围第1项之多媒体处理器,该资料快取包括一tile索引缓冲器,其储存有关每一该bin的资讯。3.如申请专利范围第2项之多媒体处理器,该三维三角形光栅器包括一binning单元,其提供tile资讯至一本地记忆单元。4.如申请专利范围第3项之多媒体处理器,该三维三角形光栅器包括一萤幕座标内插器,提供沿着每一三角形侧边的交点座标,此三角形跨过由binning单元所定义的跨距。5.如申请专利范围第3项之多媒体处理器,其中该Binning单元提供对应于一bin中每一三角形识别的tile资讯。6.如申请专利范围第5项之多媒体处理器,其中该Binning单元沿着交于每一三角形之中间顶点的水平线,将每一三角形分成上及下次三角形。7.如申请专利范围第6项之多媒体处理器,其中该binning单元利用以下的条件,识别每一上三角形所位于的bin,X=[min2(Ax,Cross XAC),max2(Ax,Cross XAB)],其中交点XAC为三角形ABC之边AC与下一个跨线的交点x座标,而交点XAB为边AB与下一个跨线之交点的x座标。8.如申请专利范围第6项之多媒体处理器,其中该binning单元利用以下的条件,识别每一下三角形所位于的bin,X=[min2(Cross XAC, Cross XAC+dxdy AC),max3(Cross XAB,BX,CrossXAB)],其中CrossXAC为边AC及下一个跨距之交点的x座标,CrossXBC则为边BC及下一个跨距之交点的x座标。9.如申请专利范围第3项之多媒体处理器,进一步包括一记忆体单元耦合至资料快取以储存该tile索引资讯。10.如申请专利范围第9项之多媒体处理器,进一步包括一资料流送器耦合至该记忆体单元及该资料快取以传送资料。11.一种在多媒体处理器中,实施三维图形处理之方法,包括步骤:产生对应至多个三角形的三角形建立资讯,这些三角形定义了萤幕上的三维物体,其中该萤幕由多个具有预定像素个数的bin所定义;将该建立资讯储存于资料快取中;对于每一该bin,辨别与该bin相交的三角形。12.如申请专利范围第11项之方法,进一步包括步骤:储存有关每一该bin的资讯。13.如申请专利范围第12项之方法,进一步包括步骤:提供tile资讯至耦合于该快取之一本地记忆单元。14.如申请专利范围第13项之方法,进一步包括步骤:内插萤幕座标以提供沿着每一三角形侧边的交点座标,此三角形跨过由binning单元所定义的跨距。15.如申请专利范围第14项之方法,进一步包括步骤:提供对应于一bin中每一三角形识别的tile资讯。16.如申请专利范围第15项之方法,进一步包括步骤:沿着交于每一三角形之中间顶点的水平线,将每一三角形分成上及下次三角形。17.如申请专利范围第16项之方法,进一步包括步骤:识别每一上三角形所位于的bin。18.如申请专利范围第16项之方法,进一步包括步骤:识别每一下三角形所位于的bin。19.一种在一积体电路中,用以实施三维图形处理之多媒体处理器,包括:一微处理器,产生对应至多个三角形的三角形建立资讯,这些三角形定义了萤幕上的三维物体,其中该萤幕由多个具有预定像素个数的bin所定义;一资料快取耦合于微处理器,用以储存该建立的资讯;及一三维三角形光栅器耦合于该资料快取,用以实施图形光栅化,以将每一三角形内,所有像素的像素资讯提供至该资料快取。20.如申请专利范围第19项之多媒体处理器,其中该三维三角形光栅器包括:一特征座标内插器,耦合至该资料快取,用以接收对应至每一该三角形之三角形的建立资讯;阴影色彩内插器,耦合至该资料快取,用以接收对应至每一该三角形之该三角形建立资讯;及一景深内插器,耦合至该资料快取,用以接收对应至每一该三角形之该三角形建立资讯。21.如申请专利范围第20项之多媒体处理器,其中该特征座标内插器将每一该三角形内,每一像素的特征座标提供至该资料快取。22.如申请专利范围第20项之多媒体处理器,其中该特征座标内插器将可见于该萤幕上之每一像素的特征座标提供至该资料快取。23.如申请专利范围第22项之多媒体处理器,进一步包括一三维特征控制器,耦合至该资料快取,用以产生可见于该萤幕上之该像素的记忆体位置。24.如申请专利范围第20项之多媒体处理器,其中该阴影色彩内插器将每一该三角形内,每一像素的阴影色彩座标提供至该资料快取。25.如申请专利范围第20项之多媒体处理器,其中该阴影色彩内插器将可见于该萤幕上之每一像素的阴影色彩座标提供至该资料快取。26.如申请专利范围第25项之多媒体处理器,进一步包括一三维特征控制器,耦合至该资料快取,用以产生可见于该萤幕上之该像素的记忆体位置。27.一种在一积体电路中,用以实施三维图形处理之多媒体处理器,包括:一微处理器,产生对应至多个三角形的三角形建立资讯,这些三角形定义了萤幕上的三维物体,其中该萤幕由多个具有预定像素个数的bin所定义;一资料快取耦合至该微处理器,用以储存该建立的资讯;及一三维三角形光栅器耦合于该资料快取,用以实施图形光栅化,以将每一三角形内,所有像素的像素资讯提供至该资料快取;一三维特征滤波器,耦合至该资料快取,用以对反应于该三角形光栅器所提供的像素而接收的特征像素,实施滤波程序;及一视频定标器,耦合至该特征滤波器,用以实施缩放操作,以在萤幕上提供一缩放的影像。28.如申请专利范围第27项之多媒体处理器,其中该视频定标器包括一乘法及加法单元,用以将多个邻近垂直及水平像素的资讯乘上与每一像素有关的预定系数。29.如申请专利范围第28项之多媒体处理器,其中该特征滤波器包括一水平及一线性内插器,耦合至该资料快取,用以内插多个水平及垂直特征像素。30.如申请专利范围第29项之多媒体处理器,其中该线性内插器从该视频定标器之该乘法及加法单元接收其内插的结果。图式简单说明:第一图(a)为依据本发明实施例之多媒体处理系统的方块图。第一图(b)为第一图(a)所示之多媒体处理系统的输入/输出单元。第一图(c)为一多媒体处理系统的方块图,其利用依据本发明一实施例与主电脑连接之多媒体处理器。第一图(d)为一独立之多媒体系统的方块图,其利用依据本发明之多媒体处理器。第二图的流程图描述一资料传送的要求操作程序,其中结合依据本发明之资料传送开关。第三图(a)及第三图(b)的流程图描述一读取程序,其利用依据本发明之资料传送开关。第四图(a)及第四图(b)描述依据本发明一实施例,滙流排连接及一内部记忆体滙流排连接之要求程序的讯号流。第五图(a)描述依据本发明一实施例,一滙流排读取操作之请求的时序图。第五图(b)描述依据本发明一实施例,一读取请求的时序图,其中并未立即授予请求。第五图(c)描述依据本发明一实施例,一滙流排写入操作之请求的时序图。第五图(d)描述依据本发明一实施例,一资料滙流排传输操作的时序图。第六图(a)描述一请求滙流排主单元实施背对背请求的时序图。第六图(b)描述当第二请求并未立即获准时,处理器记忆体滙流排主单元实施背对背请求的时序图。第六图(c)描述请求滙流排仆单元在写入请求后,接收一读取请求的时序图。第七图描述依据本发明实施例之资料串的方块图。第八图描述依据本发明一实施例,资料串中所使用之传输引擎的方块图。第九图为依据本发明一实施例,资料传送开关的方块图。第十图为依据本发明一实施例,资料串缓冲控制器的方块图。第十一图为依据本发明一实施例,直接记忆体存取控制器的方块图。第十二图为依据本发明一实施例,一示例的记忆体位址空间。第十三图描述依据本发明一实施例,通道描述器的资料结构。第十四图描述依据本发明一实施例,通道描述器的资料结构。第十五图(a)—第十五图(c)描述一流程图,用以设定依据本发明一实施例的资料通道。第十六图描述一习知快取记忆体系统的方块图。第十七图描述依据本发明一实施例,快取记忆体系统的方块图。第十八图的流程图描述习知快取记忆体系统的操作。第十九图的流程图描述依据本发明一实施例,快取记忆体系统的操作。第二十图为依据本发明一实施例,一固定功能单元的方块图,其结合一多媒体处理器之资料快取。第二十一图为依据本发明一实施例,于binning模式中,一3D三角光栅器的方块图。第二十二图为依据本发明一实施例,于内插模式中,一3D三角光栅器的方块图。第二十三图为依据本发明一实施例,一3D特征控制器的方块图。第二十四图为依据本发明一实施例,一3D特征过滤器的方块图。第二十五图(a)及第二十五图(b)为依据本发明一实施例,一视频定标器的方块图。第二十六图为依据本发明一实施例,实施binning程序之一三角形的图形。第二十七图的流程图描述依据本发明一实施例,用以实施3D绘图的流程图。 |
