| 主权项 |
1.一种在半导体元件内形成复数个埋层的方法,至少包含:提供一半导体底材;第一植入一第一型导电性的离子至该半导体底材内,以形成一具该第一型导电性之导电层在该半导体底材表面下;蚀刻该半导体底材以形成复数个凹部与复数个凸部,系藉一第一光阻形成;第二植入一第二型导电性离子于该半导体底材,以在该复数个该凹部的表面形成复数个具该第二型导电性之区域,系藉一第二光阻形成;沈积一氧化层在该复数个凹部的表面与该复数个凸部的表面;加热该复数个第二型导电性区域以形成该埋层;除去该氧化层;以及形成一矽层以填满该复数个凹部并覆盖该复数个凸部的表面。2.如申请专利范围第1项之方法,其中上述第一型导电性之离子包含BF2+离子。3.如申请专利范围第1项之方法,其中上述第二型导电性之离子包括P+离子。4.如申请专利范围第1项之方法,其中上述氧化层包含四乙氧基矽酸盐(TEOS)氧化层。5.如申请专利范围第1项之方法,其中上述氧化层厚度约为3000埃。6.如申请专利范围第1项之方法,其中上述加热步骤包括加热制程。7.如申请专利范围第1项之方法,其中上述形成之矽层包括磊晶矽层。8.一种在半导体元件内形成复数个埋层的方法,至少包含:提供一半导体底材;第一植入一第一型导电性的离子至该半导体底材内,以形成一具该第一型导电性之导电层在该半导体底材表面下;形成一具特定图案之第一光阻在该半导体底材表面上作为蚀刻光罩;蚀刻该半导体底材以形成复数个凹部与复数个凸部,系藉该第一光阻形成;除去该第一光阻;形成一第二光阻以覆盖该复数个该凸部;第二植入一第二型导电性离子于该半导体底材,以在该复数个该凹部的表面形成复数个具该第二型导电性之区域,系藉该第二光阻形成;除去该第二光阻;沈积一氧化层在该复数个凹部的表面与该复数个凸部的表面;加热该复数个第二型导电性区域以形成该埋层;除去该氧化层;以及形成一矽层以填满该复数个凹部并覆盖该复数个凸部的表面。9.如申请专利范围第8项之方法,其中上述第一型导电性之离子包括BF2+离子。10.如申请专利范围第8项之方法,其中上述第二型导电性之离子包括P+离子。11.如申请专利范围第8项之方法,其中上述氧化层包含四乙氧基矽酸盐(TEOS)氧化层。12.如申请专利范围第8项之方法,其中上述氧化层厚度约为3000埃。13.如申请专利范围第8项之方法,其中上述加热步骤包括加热制程。14.如申请专利范围第8项之方法,其中上述形成之矽层包括磊晶矽层。图式简单说明:第一图A至第一图D是说明先前技术中各种不同的截面构造;及第二图A至第二图K是此发明中实施例的结构略图。 |
