| 主权项 |
1.一种在同一晶片上制造记忆元件和逻辑元件的方法,其中该记忆元件在该晶片的一第一区域上具有一第一闸极结构,而该逻辑元件在该晶片的一第二区域上具有一第二闸极结构,该在同一晶片上制造记忆元件和逻辑元件的方法包括下列步骤:依序在该晶片上形成一导体层和一第一矽化金属层;将该晶片之该第一区域上的该第一矽化金属层和该导体层图案化,以形成该第一闸极结构;以该第一闸极结构为罩幕,对该第一区域进行第一离子植入,以形成一第一掺杂区;在该晶片的该第一区域上形成一介电层,以覆盖该第一闸极、该第一掺杂区和该晶片之该第一区域;移除该第二区域上的该第一矽化金属层;将该第二区域上的该导体层图案化,以形成该第二闸极结构;以及以该第二闸极结构为罩幕,对该第二区域进行第二离子植入,以形成一第二掺杂区。2.如申请专利范围第1项所述之在同一晶片上制造记忆元件和逻辑元件的方法,其中该介电层的形成方法包括:在该晶片上沈积一层氧化层;以及将该氧化层图案化,以部份移除该氧化层,使留下的该氧化层可以盖住该第一区域上的该第一闸极结构。3.如申请专利范围第1项所述之在同一晶片上制造记忆元件和逻辑元件的方法,更包括在该第一闸极结构的侧壁上形成另一间隙壁。4.如申请专利范围第3项所述之在同一晶片上制造记忆元件和逻辑元件的方法,其中该第一闸极结构之该间隙壁的材质与厚度不同于该第二闸极结构之该间隙壁的材质与厚度。5.如申请专利范围第1项所述之在同一晶片上制造记忆元件和逻辑元件的方法,其中该第一矽化金属层是一种矽化钨(WSi)层。6.如申请专利范围第1项所述之在同一晶片上制造记忆元件和逻辑元件的方法,更包括在该第二闸极结构和该第二掺杂区上形成一第二矽化金属层。7.如申请专利范围第6项所述之在同一晶片上制造记忆元件和逻辑元件的方法,其中该第二矽化金属层系选自于由矽化钛层和矽化钴层所组成的族群之一。8.一种记忆元件和逻辑元件的制造方法,其中该记忆元件在一基底之一第一区域上具有一第一闸极结构,且其中该逻辑元件在该基底之一第二区域上具有一个含侧壁的第二闸极结构,该记忆元件和逻辑元件的制造方法包括下列步骤:在该基底上依序形成一导体层和一第一矽化金属层;将该第一区域上的该第一矽化金属层和该导体层图案化,以形成该第一闸极结构;以该第一闸极结构为罩幕,对该第一区域进行第一离子植入,以形成一第一掺杂区;在该第一区域上形成一介电层,以覆盖该第一闸极结构、该第一掺杂区和该第一区域;移除位在该第二区域上的该第一矽化金属层;将位在该第二区域上的该导体层图案化,以形成第二闸极结构;以该第二闸极结构为罩幕,对该第二区域进行第二离子植入,以形成一第二掺杂区;在该第二闸极结构的侧壁上形成一间隙壁;以该间隙壁和该第二闸极结构为罩幕,对该第二区域进行第三离子植入,以形成一第三掺杂区深于该第二掺杂区;以及在该第二闸极结构上和该第三掺杂区上形成第二矽化金属层。9.如申请专利范围第8项所述之记忆元件和逻辑元件的制造方法,其中该导体层包括复晶矽。10.如申请专利范围第8项所述之记忆元件和逻辑元件的制造方法,其中该介电层的形成方法包括:在该基底上沈积一层氧化层;以及将该氧化层图案化,以部份移除该氧化层,使留下的该氧化层能覆盖该第一闸极结构和该一区域。11.一种在同一晶片上制造记忆元件和逻辑元件的方法,其中该记忆元件含有一个具第一侧壁的第一闸极结构,而该逻辑元件含有一个具第二侧壁的第二闸极结构,该在同一晶片上制造记忆元件和逻辑元件的方法包括下列步骤:提供一基底,该基底具有一第一区域供该记忆元件所用,此外该基底更具有一第二区域供该逻辑元件所用;在该基底的该第一区域和该第二区域上上依序形成一第一介电层、一复晶矽层、一第一矽化金属层和一硬罩幕层;将位在该第一区域上的该硬罩幕层、该第一矽化金属层、该复晶矽层和该第一介电层图案化,以形成该第一闸极结构;以该第一闸极结构为罩幕,对该第一区域进行一第一离子植入,以形成一第一掺杂区;在该第一闸极结构的该第一侧壁上形成一第一间隙壁;在该基底上形成一第二介电层部份覆盖该基底,其中该第二介电层高于该第一闸极结构,而足以覆盖该第一闸极结构和该第一掺杂区,且其中该第二介电层可暴露出位在该第二区域上的该硬罩幕层;移除位在该第二区域上的硬罩幕层和该第一矽化金属层;将位在该第二区域上的该复晶矽层图案化,以形成该第二闸极结构;以该第二闸极结构为罩幕,对该第二区域进行一第二离子植入,以在该第二区域中形成一第二掺杂区;在该第二闸极结构的第二侧壁上形成一第二间隙壁;以该第二间隙壁和该第二闸极结构为罩幕,对该第二区域进行一第三离子植入,以形成一第三掺杂区深于该第二掺杂区;以及在该第二闸极结构和该第三掺杂区上成长一第二矽化金属层。12.如申请专利范围第11项所述之在同一晶片上制造记忆元件和逻辑元件的方法,其中该第二介电层的形成方法包括:在该基底上形成一层氧化层;以及以微影蚀刻技术将该氧化层图案化,以部份去除该氧化层,使留下的该氧化层可以覆盖该第一闸极结构、该第一间隙壁和该第一掺杂区,而暴露出该基底的该第二区域。13.如申请专利范围第11项所述之在同一晶片上制造记忆元件和逻辑元件的方法,其中该第一间隙壁和该第二间隙壁具有不同材质。14.如申请专利范围第11项所述之在同一晶片上制造记忆元件和逻辑元件的方法,其中该第一间隙壁和该第二间隙壁具有不同厚度。15.如申请专利范围第11项所述之在同一晶片上制造记忆元件和逻辑元件的方法,其中该第一矽化金属层是一种矽化钨层。16.如申请专利范围第11项所述之在同一晶片上制造记忆元件和逻辑元件的方法,其中该第二矽化金属层是一种矽化钛层。17.如申请专利范围第11项所述之在同一晶片上制造记忆元件和逻辑元件的方法,其中该第二矽化金属层是一种矽化钴层。18.如申请专利范围第11项所述之在同一晶片上制造记忆元件和逻辑元件的方法,其中该复晶矽层是一种掺杂复晶矽层。图式简单说明:第一图A至第一图F绘示根据本发明较佳实施例,一种在同一晶片上制造记忆元件和逻辑元件的方法流程剖面示意图。 |
