发明名称 |
信息处理系统 |
摘要 |
DMA支持机构包括以选出的标准I/O装置的名义执行DMA周期的直接存储器存取(DMA)控制器,和使DMA周期能通过外部总线执行的直接存储器存取(DMA)支持逻辑。DMA支持逻辑包括直联到带有I/O桥的DMA控制器的边带信号,边带信号包括判别DMA控制器为其执行DMA周期的所选取I/O装置总线大小的信息。 |
申请公布号 |
CN1069426C |
申请公布日期 |
2001.08.08 |
申请号 |
CN94108101.X |
申请日期 |
1994.05.26 |
申请人 |
国际商业机器公司 |
发明人 |
N·阿明尼;P·M·布兰德;B·F·包利;R·G·霍夫曼;T·J·罗曼 |
分类号 |
G06F12/00;G06F15/00 |
主分类号 |
G06F12/00 |
代理机构 |
中国专利代理(香港)有限公司 |
代理人 |
马铁良;王忠忠 |
主权项 |
1.信息处理系统,包括中央处理单元(CPU);第一系统总线,联接所说的CPU到系统存储器,使得所说的CPU能读取数据或写数据到所说的系统存储器;接到所说CPU的第二系统总线;一个联接所说第二系统总线到外部设备总线的主桥;一个输入/输出(I/O)桥,联接所说的外部设备总线到标准的I/O总线,所说的标准I/O总线具有联到它上面的大量的标准I/O装置;和一个判优逻辑电路,在判优模式中,在竞争存取所说的标准I/O总线的大量的标准I/O装置之间进行判优,其中在批准的模式中,选出的标准I/O装置获准对所说的标准I/O总线进行存取;其特征是还包括:一个直接存储器存取(DMA)控制器,以选中的标准I/O装置的名义执行DMA周期,其中数据在所说的系统存储器和所说选中I/O装置之间进行传送而不受到所说CPU的干预;和一个使所说DMA周期能够通过所说外部总线被执行的直接存储器存取(DMA)支持逻辑电路。 |
地址 |
美国纽约州 |