| 摘要 |
La présente invention est un procédé pour mettre en oeuvre deux architectures sur une puce unique qui utilise un moteur d'extraction (20) pour rappeler des instructions. Si les instructions sont des macro-instructions, alors il décode les macro-instructions en micro-instructions, et assemble ensuite ces micro-instructions en paquets à l'aide d'un dispositif d'assemblage en paquets (100), à l'intérieur d'un moteur d'émulation (60). Les paquets sont émis en parallèle et distribués au moteur d'exécution (40). Les paquets contiennent aussi des bits de décodage préliminaire de sorte que le moteur d'exécution (40) les traite comme des micro-instructions. Avant d'être transférés au moteur d'exécution (40), les paquets et micro-instructions peuvent être contenus dans un tampon (30). Aussi bien les micro-instructions natives que les micro-instructions assemblées en paquet peuvent être contenues dans le tampon. Le procédé sélectionne aussi entre micro-instructions assemblées en paquets et micro-instructions natives et envoie aussi des informations supplémentaires au moteur d'exécution (40).
|
