| 摘要 |
Es wird ein Steuerungssystem für einen externen Bus für die Verwendung in einem einzelnen intgerierten Schaltungs-Chip geschaffen, der mehrere CPUs (1a, 1b, 1c) umfaßt, mit denen der einzelne IC-Chip ausgerüstet ist, wobei jede ein Programm unabhängig von den anderen Verarbeitungseinheiten ausführen kann, und der einen Controller (2) für den externen Bus umfaßt, mit dem der einzelne IC-Chip ausgerüstet ist und der von den mehreren CPUs gemeinsam benutzt wird, um einen externen Bus (3) zu steuern. Jede der CPUs enthält einen Prozessorkern (10), einen DMA-Controller (11), ein Register (13) und einen Zähler (14), um einen Zugriff auf den externen Bus zu messen, und die UND-Schaltungen (17a und 17b), um ein Schreibsignal (123) für den externen Bus und ein Lesesignal (124) für den externen Bus intern zu erzeugen. Der Controller (2) für den externen Bus enthält ein Warteregister (20), in dem eine Wartezahl für das Zugreifen auf den externen Bus (3) gesetzt ist, und die ODER-Schaltungen (23a und 23b), um das Schreibsignal (123) für den externen Bus und das Lesesignal (124) für den externen Bus von jeder CPU extern auszugeben. Der Sollwert der Wartezeit wird von einer CPU (1a) programmiert, er kann aber von jeder CPU zusammen mit dem Ergebnis der Arbitrierung zwischen den Anforderungen der Verwendung des externen Busses verwendet werden. Folglich ist der Zusatzaufwand für das Zuordnen der Zugriffszeit für den externen Bus nicht länger erforderlich.
|
