| 主权项 |
1.一种滙流排高频讯号之时序检测电路,用来撷取一目标滙流排上的目标讯号,以判定该目标滙流排之目标讯号是否符合于滙流排之预定时序规格,该检测电路包括:复数个延迟电路,每个延迟电路具有不同的延迟时间单位,以对该目标讯号进行不同时间单位的延迟处理,并各别输出延迟过的讯号;复数个取样与保持电路,一对一连接于该延迟电路,以将对应之延迟电路所输出之延迟讯号进行取样与保持处理;复数个类比至数位转换器,一对一连接于该取样与保持电路,以将对应之取样与保持电路所输出的类比讯号转换成数位讯号;复数个锁栓器,一对一连接于该类比至数位转换器,以将对应之类比至数位转换器所输出的数位讯号予以锁栓处理;复数个记忆体缓冲器,一对一连接于该锁栓器,以将对应之锁栓器所锁栓之讯号予以储存;以及一记忆体控制逻辑电路,用以控制将该锁栓器所输出之资料载入至记忆体缓冲器中,且当侦测到该记忆体缓冲器中之资料量达一预定资料量时,即停止存入资料至记忆体缓冲器中,并透过一滙流排界面送出一中断要求讯号至主电脑之中央处理器,再由该主电脑检验该目标滙流排之目标讯号是否符合于滙流排之预定时序规格。2.如申请专利范围第1项之滙流排高频讯号之时序检测电路,其中该滙流排介面为PCI滙流排。3.如申请专利范围第1项之滙流排高频讯号之时序检测电路,其中该滙流排介面为ISA滙流排。4.一种滙流排高频讯号之时序检测方法,结合一电脑系统以判定一目标滙流排上的目标讯号是否符合于滙流排之预定时序规格,该方法包括下列步骤:(a).接收该目标滙流排之目标讯号;(b).将该目标讯号进行分散延迟处理,以产生数个具有不同时间单位之延迟讯号;(c).分别对该延迟讯号进行取样与保持;(d).分别将该取样之讯号转换成数位讯号;(e).分别栓锁该数位讯号;(f).分别将该栓锁之数位讯号存入一记忆体缓冲器内;(g).判别该存入至记忆体缓冲器内之资料是否已达到一预定资料量;(h).当该资料已达预定之资料量时,即停止资料之载入;(i).读取该记忆体缓冲器内之资料,并将该资料存入该电脑系统之主记忆体内;(j).判断该资料是否符合于目标滙流排之时序规格。5.如申请专利范围第4项所述之滙流排高频讯号之时序检测方法,其中步骤i之后,更包括下列步骤:(i1).将该存入于电脑系统之主记忆体内之资料予以格式化;(i2).将该格式化之资料转换成相对应之逻辑状态信号;(i3).判断该逻辑状态信号是否符合于目标滙流排之时序规格。6.如申请专利范围第4项所述之滙流排高频讯号之时序检测方法,其中步骤j之后,更包括有一报告错误讯号之步骤。图式简单说明:第一图系本发明之滙流排高频讯号之时序检测电路结合于一电脑系统之简略示意图;第二图系显示本发明检测电路之方块图;第三图系显示本发明之软体控制程式之方块示意图;第四图系显示本发明之控制流程图。 |
