| 主权项 |
1.一种高容量立体堆叠动态记忆体构装结构,其包含至少一单元体,各单元体包括:至少一晶片,晶片中具有积体电路且表面设若干与外部连接的I/O接点;一基板,其上预设有线路,并提供前述晶片固设于其一侧板面,晶片各I/O接点与基板对应线路间构成电性连接,且晶片为胶体封固于基板上;以及一叠接基板,其外形概对应于前述基板,中央形成一提供前述覆设晶片外侧之胶体容置的内孔,叠接基板上另设对应基板连接线路,线路分别延伸至外表面设外部连接的I/O接点,叠接基板可与基板固接一体,且二者间之对应线路构成电性连接,而构成一单元体;前述单元体可透过叠接基板与基板之接合、线路之电性连接而堆叠结合一体,另于最下层单元体之基板底面相对线路各输出入端植设与外部连接的锡球,而构成一具高容量之立体堆积动态记忆体结构。2.如申请专利范围第1项所述之高容量立体堆叠动态记忆体构装结构,其中晶片上各I/O接点与基板线路间以金属线构成电性连接。3.如申请专利范围第1项所述之高容量立体堆叠动态记忆体构装结构,其中晶片以覆晶接合方式与基板线路构成电性连接。4.如申请专利范围第1.2或3项所述之高容量立体堆叠动态记忆体构装结构,其中叠接基板可透过压合方式与基板固接一体,且使二者间对应线路构成电性连接。5.如申请专利范围第1.2或3项所述之高容量立体堆叠动态记忆体构装结构,其中叠接基板可透过导电凸块连接方式与基板固接一体,且使二者间对应线路构成电性连接。6.一种高容量立体堆叠动态记忆体构装结构,其包含至少一单元体,各单元体包括:至少二晶片,晶片中具有积体电路且表面设若干与外部连接的I/O接点;一基板,其上预设有线路,并提供前述晶片分配固设于基板两侧面之预定处,前述晶片各I/O接点与基板对应线路间构成电性连接,且以胶体封固于晶片外侧;以及二叠接基板,其外形概对应于前述基板,中央形成一提供前述覆设晶片外侧之胶体容置的内孔,叠接基板上另设对应基板连接线路,线路延伸至外表面且各设外部连接的I/O接点,二叠接基板分别固设于前述基板两侧面,且彼此间对应之线路构成电性连接,而构成一单元体,续至少于最下层叠接基板外侧面相对线路各I/O接点植设与外部连接的锡球,而构成一高容量立体堆积动态记忆体之构装结构。7.如申请专利范围第6项所述之高容量立体堆叠动态记忆体构装结构,其中晶片I/O接点与基板线路间可为金属线连接之型态。8.如申请专利范围第6项所述之高容量立体堆叠动态记忆体构装结构,其中晶片I/O接点与基板线路间可为覆晶接合方式构成电性连接之型态。9.如申请专利范围第6.7或8项所述之高容量立体堆叠动态记忆体构装结构,其中叠接基板可透过压合方式固设于基板侧面,且彼此间对应之线路构成电性连接。10.如申请专利范围第6.7或8项所述之高容量立体堆叠动态记忆体构装结构,其中叠接基板可透过导电凸块连接之方式固设于基板侧面,且彼此间对应之线路且构成电性连接。图式简单说明:第一图:系本创作第一类型实施型态之平面示意图。第二图:系本创作第二类型实施型态A之平面示意图。第三图:系本创作第二类型实施型态B之平面示意图。第四图:系本创作第二类型实施型态C之平面示意图。 |
