| 主权项 |
1.一种能在多条以记忆体为基础之变更延迟长度的延迟线路间进行一序列资料封包之回旋交错方式之方法,是含有下列之步骤:接收资料封包之一向量;从记忆体之一第1列的一个第1延迟线路区域之一个记忆体位置输出一个第1延迟资料封包;在记忆体之一第1列的第1延迟线路区域之一个记忆体位置储存资料封包之第1者;从记忆体之下一列之下一个延迟线路区域的一个记忆体位置输出下一个延迟资料封包,该下一列是在该先前列之第1方向;在记忆体之之下一列的下一个延迟线路区域之一个记忆体位置储存下一个所接收资料封包;重覆下列之步骤:输出下一个延迟资料封包和储存下一个所接收资料封包;对于该向量之多个所接收资料封包和记忆体之多列,是以第1列来开始,并且持续到一具有一个终端延迟线路区域之末列;接着,从该末列之一个成对延迟线路区域输出下一个延迟资料封包,该成对延迟线路区域是不同于终端延迟线路区域;在该末列之成对延迟线路区域的一个记忆体位置储存下一个所接收资料封包;接着,在一第2方向,其与第1方向呈相反方向,从该末列和从下一列之下一个成对延迟线路区域输出下一个延迟资料封包;在该下列之成对延迟线路区域的一个记忆体位置储存下一个所接收资料封包;及接着,重覆下列步骤:从一条成对延迟线路输出下一个延迟资料封包和在该成对延迟线路区域之一个记忆体位置储存下一个所接收资料封包,在该第2方向,直到对第1列之一条成对延迟线路进行重覆之输出和储存步骤。2.如申请专利范围第1项之方法,其中该第1延迟线路区域在延迟方面是比在该第1方向之下一个延迟线路区域短。3.如申请专利范围第2项之方法,其进一步含有:在该接收步骤之后和在输出第1个第1延迟资料封包步骤之前,输出所接收资料封包之第0者(a zerothone)。4.如申请专利范围第1项之方法,其中该第1延迟线路区域在延迟方面是比在该第1方向之下一个延迟线路区域长。5.如申请专利范围第4项之方法,其进一步含有:在该第1列之一条成对延迟线路的重覆输出和储存步骤之后,输出所接收资料封包之最后者。6.如申请专利范围第1项之方法,其进一步含有:使该等输出步骤经由一个传送设备所输出该等延迟资料封包流通。7.如申请专利范围第6项之方法,其中在该向量之所接收资料封包是呈暂时资讯顺序。8.如申请专利范围第7项之方法,其进一步含有:从该传送设备接收该等流通之延迟资料封包;从接收记忆体之第1列的一个第1接收延迟线路区域之一个记忆体位置输出一个第1资讯资料封包;在接收记忆体之第1列的第1接收延迟线路区域之一个记忆体位置储存该等流通之延迟资料封包的第1者;从接收记忆体之下1列的下一个接收延迟线路区域之一个记忆体位置输出下一个资讯资料封包,该下一列是在该先前列之第1方向;在接收记忆体之下一列的下一个接收延迟线路区域之一个记忆体位置储存下一个流通之延迟资料封包;重覆下列步骤:输出下一个资讯资料封包和储存下一个流通之延迟资料封包,对于多个流通之延迟资料封包和在该接收记忆体之多列,是以第1列来开始并且持续到一具有一个终端接收延迟线路区域之末列;接着,从该末列之一个成对接收延迟线路区域输出下一个资讯资料封包,该成对接收延迟线路区域是不同于该终端接收延迟线路区域;在该末列之成对接收延迟线路区域的一个记忆体位置储存下一个流通之延迟资料封包;接着,在一第2方向,其是与该第1方向呈相反方向,从该末列和从下一列之下一个成对接收延迟线路区域输出下一个资讯资料封包;在该下一列之成对接收延迟线路区域的一个记忆体位置储存下一个流通之延迟资料封包;及接着,重覆下列步骤:从一条成对接收延迟线路输出下一个资讯资料封包和在该成对接收延迟线路区域之一个记忆体位置储存下一个流通之延迟资料封包,在该第2方向,直到对该接收记忆体之第1列的一条成对接收延迟线路进行这些重覆之输出和储存步骤;其中该等输出资讯资料封包是呈暂时资讯顺序。9.如申请专利范围第1项之方法,其中每一个储存步骤是储存多个所接收资料封包;和每一个输出步骤是输出多个延迟资料封包。10.一种能进行回旋交错方式之可程式化系统,其含有:一个读取/写入记忆体,其是配置成多列,每一列是与一个向下延迟线路区域和一个向上延迟线路区域有关,在每一列,该等向下和向上延迟线路区域呈彼此成对,俾使该等成对延迟线路区域所取得之记忆体位置在多列是呈固定;及可程式化逻辑装置,其与该读取/写入记忆体耦合,是能程式化来进行下列之运算:接收资料封包之一向量;从读取/写入记忆体之输出一个第1延迟资料封包;在该读取/写入记忆体之第1列的一第1向下延迟线路区域之一个记忆体位置储存该等所接收资料封包之第1者;从读取/写入记忆体之下一列的下一个向下延迟线路区域之一个记忆体位置输出下一个延迟资料封包,该下一列是在该先前列之第1方向;在该读取/写入记忆体之下一列的下一个向下延迟线路区域之一个记忆体位置储存下一个所接收资料封包;重复下列步骤:输出下一个延迟资料封包和储存下一个所接收资料封包,对于该向量多个所接收资料封包和在该读取/写入记忆体之多列,是以第1列来开始并且持续到一具有一个向下延迟线路区域之末列;接着,从该末列之一个向上延迟线路区域输出下一个延迟资料封包;在该末列之向上延迟线路区域的一个记忆体位置储存下一个所接收资料封包;接着,在一第2方向,其是与第1方向呈相反方向,从该末列和从其下一列之下一个向上延迟线路区域输出下一个延迟资料封包;在该下列之向上延迟线路区域的一个记忆体位置储存下一个所接收资料封包;及接着,重覆下列步骤:从一条向上延迟线路输出下一个延迟资料封包和在该向上延迟线路区域之个记忆体位置储存下一个所接收资料封包,在该第2方向,直到对该第1列之一条向上延迟线路进行该等重覆之输出和储存步骤。11.如申请专利范围第10项之系统,其进一步含有:一个数位界面,其与该可程式化逻辑装置耦合,以便从一个主机系统并且使资料封包流通到该主机系统;及一个通讯界面,其与该可程式化逻辑装置耦合,以便从一个通讯设备并且使资料流通到该通讯设备。12.如申请专利范围第10项之系统,其中是在一个单一积体电路内实行该读出/写入记忆体和该可程式化逻辑装置。13.如申请专利范围第10项之系统,其中每一个记忆体位置是具有一个能储存多个资料封包之容量。14.一种能在多条以记忆体为基础之变更延迟长度的延迟线路间进行一串列资料封包之回旋交错方式之方法,是含有下列之步骤:接收资料封包之一向量;使一个记忆体配置有多列,每一列是具有能储存与一条向下延迟线路有关之资料封包的记忆体位置和能储存与一条向上延迟线路有关之资料封包的记忆体位置,其中在每一列与该向上和向下延迟线路有关之记忆体位置总和在多列是呈固定;从一个由一第1指标器所指示之记忆体位置,并且与由一个列指标所指示之记忆体的一列之向下延迟线路有关,来输出一个延迟资料封包;将所接收之向量的一个资料封包储存到由该第1指标器所指示之记忆体的一列之向下延迟线路有关;在一第1方向使该列指标增加;重覆该等用于该记忆体之多列的输出、储存、和增加步骤,直到该列指标达到一个终端値;接着,从由一第2指标器所指示之一个记忆体位置和在由该列指标所指示之记忆体的一列之向上延迟线路,输出一个延迟资料封包;将与该列指标所指示之记忆体的一列之向下延迟线路有关之资料封包复制到由该第2指标器所指示之记忆体位置,而该第2指标器是在由该列指标所指示之记忆体的一列之向上延迟线路;将所接收之向量的一个资料封包储存到由该第1指标器所指示之记忆体位置,并且与由该列指标所指示之记忆体的一列之向上延迟线路有关;在一第2方向使该列指标增加;使该第2指标器增加;及重覆该等用于该记忆体之多列之输出、复制储存、和增加步骤,直到该列指标达到一个初始値。15.如申请专利范围第14项之方法,其进一步含有:在由一个第2指标器所指示之一个记忆体位置和在由该列指标所指示之记忆体的一列之向上延迟线路来输出一个延迟资料封包步骤,在该步骤之前,是将该第2指标器设定成一个値,该値是与该第1指标器之値再加上一个分隔距离相对应。16.如申请专利范围第14项之方法,其中在每一条向下延迟线路之记忆体位置数目是随着所增加之列指标値来增加。17.如申请专利范围第16项之方法,其进一步含有:在该接收步骤之后和在输出一个延迟资料封包步骤之前,是输出所接收向量之资料封包第0者。18.如申请专利范围第14项之方法,其中在每一条向下延迟线路之记忆体位置数目是随着所增加之列指标値来增加。19.如申请专利范围第18项之方法,其进一步含有:在该等用于第1列之一条成对延迟线路的重覆输出和储存步骤之后,是输出所接收向量之资料封包最后者。20.如申请专利范围第14项之方法,其进一步含有:使该等输出步骤经由一个传送设备所输出之该等延迟资料封包流通。21.如申请专利范围第20项之方法,其中在所接收向量之该等资料封包是呈暂时资讯顺序。22.如申请专利范围第14项之方法,其中每一个储存步骤是储存所接收向量之多个资料封包;并且每一个输出步骤是输出多个延迟资料封包。23.一种能在多条以记忆体为基础之变更延迟长度的延迟线路间进行一串列资料封包之回旋交错方式之方法,是含有下列之步骤:接收资料封包之一向量;使一个记忆体配置有多列,每一列是具有能储存与一条向下延迟线路有关之资料封包的记忆体位置和能储存与一条向上延迟线路有关之资料封包的记忆体位置,并且每一列是进一步含有一个备用记忆体位置,其中与在每一列之该等向上和向下延迟线路有关之记忆体位置总和,在多列,是呈固定;从由一第1指标器所指示之一个记忆体位置,并且与由一个列指标所指示之记忆体的一列之向下延迟线路有关,来输出一个延迟资料封包;将所接收向量之一个资料封包储存到由该列指标所指示之记忆体的一列之备用记忆体位置,是以一个第2指标器所指示该备用记忆体位置;在一向下方向使该列指标增加;使该第1指标器增加,而该第1指标器是相对于在一个第1方向之第2指标器;重覆该等用于该记忆体之多列的输出、储存、和增加步骤,直到该列指标达到一个终端値;接着,从由该第2指标器所指示之一个记忆体位置和在由该列指标所指示之记忆体的一列之向上延迟线路,来输出一个延迟资料封包;将所接收向量之一个资料封包储存到由该第1指标器所指示之记忆体位置,并且是与由该列指标所指示之记忆体的一列之向上延迟线路有关;在一向上方向使该列指标增加;使该第1指标器增加,而该第1指标器是相对于在一个第2方向之第2指标器;及重覆该等用于该记忆体之多列的输出、复制储存、和增加步骤,直到该列指标达到一个初始値。24.如申请专利范围第23项之方法,其中在每一条向下延迟线路之记忆体位置数目是随着所增加列指标値来增加。25.如申请专利范围第24项之方法,其进一步含有:在该接收步骤之后和在输出一个延迟资料封包步骤之前,是输出所接收向量之资料封包第0者。26.如申请专利范围第23项之方法,其中在每一条向下延迟线路之记忆体位置数目是随着所增加列指标値来减少。27.如申请专利范围第26项之方法,其进一步含有:在该等用于第1列之一条成对延迟线路的重覆输出和储存步骤之后,是输出所接收向量之资料封包的最后者。28.如申请专利范围第23项之方法,其进一步含有:使该等输出步骤经由一个传送设备所输出之该等延迟资料封包流通。29.如申请专利范围第28项之方法,其中所接收向量之资料封包是呈暂时资讯顺序。30.如申请专利范围第23项之方法,其中每一个储存步骤是储存所接收向量之多个资料封包;和每一个输出步骤是输出多个延迟资料封包。图式简单说明:第一图是一个电路图,其呈方块图型式,是图示一种依照习知技术之回旋交错方式。第二图是一个电路图,其呈方块图型式,是图示本发明之较佳实施例所实施之一种数位用户线路(digital subscriber line, DSL)数据机通讯系统。第三图是一个电路图,其呈方块图型式,是图示本发明之较佳实施例所实施之一种数位信号处理器(DSP)。第四图a和第四图b是记忆体图,其说明在第三图之DSP的随机存取记忆体之延迟阶段配置,是依照本发明之较佳实施例,来传送资料封包。第五图是记忆体图,其是依照本发明之较佳实施例来说明在传送资料封包之前,以第三图之DSP所处理之回旋交错方法。第六图a到第六图j是记忆体图,其是依照本发明之较佳实施例,并以一个第五图之方法运算例子,来说明第三图之DSP的随机存取记忆体之延迟阶段内容。第七图是一个记忆体图,其是依照本发明之较佳实施例,来说明在第三图之DSP的随机存取记忆体之延迟阶段,其是用于接收所传送之封包。第八图a到第八图b是记忆体图,其是依照本发明之较佳实施例,并以一个经由回旋交错方式所处理之资料重新序列方法运算例子,来说明在第三图之DSP的随机存取记忆体内之延迟阶段内容。第九图是一个流程图,其说明本发明之较佳实施例的运算,是以一种经由回旋交错之时间倒频方式(time-scrambled manner),来使经由一种通讯设备所接收之资料封包重新序列。第十图是一个流程图,其说明本发明之第二个较佳实施例的运算,是以一种时间倒频方式来使经由一种通讯设备所传送之资料封包回旋交错。第十一图a到第十一图b是记忆体图,其依照本发明之第二较佳实施例,并以一个第十图之回旋交错运算例子,来说明第三图之DSP的随机存取记忆体之延迟阶段内容。 |
