| 主权项 |
1.一种控制晶片组之间滙流排之仲裁方法,系用于 一电脑系统中,该控制晶片组包括一第一控制晶片 及一第二控制晶片,该第一与该第二控制晶片透过 一晶片间滙流排互相传送资料时可藉由一插队要 求讯号以完成高优先权交易,该晶片间滙流排包括 一共用双向滙流排,该仲裁方法包括下列步骤: 当该第二控制晶片需使用该晶片间滙流排时,该第 二控制晶片发出一第二滙流排要求讯号; 当该第一控制晶片侦测到该第二滙流排要示讯号 时,如该第一控制晶片之第一滙流排要求讯号为禁 能时,则该第二控制晶片将成为下一个该滙流排拥 有者,如该第一控制晶片之该第一滙流排要求讯号 为致能时,该第一控制晶片仍为该滙流排拥有者, 但是若该第二控制晶片的要求讯号是高优先时,则 该第二控制晶片可以发出该插队要求讯号;以及 当该第一控制晶片侦测到该第二控制晶片发出该 插队要求讯号时,启动一延迟计时器,在该延迟计 时器计时终止前,该第二控制晶片将成为下一个该 滙流排拥有者。2.如申请专利范围第1项所述之方 法,其中当该电脑系统起始时,预设该第一控制晶 片为一滙流排拥有者,该第二控制晶片为一滙流排 接收者。3.如申请专利范围第1项所述之方法,其中 当滙流排接收者只有在该滙流排拥有者在2个周期 前禁能该滙流排要求讯号且该滙流排接收者在3个 周期前致能该滙流排要求讯号时才可驱动该共用 双向滙流排。4.如申请专利范围第3项所述之方法, 其中该滙流排接收者在双成该滙流排拥有者时需 等待1个转变周期后才可驱动该共用双向滙流排。 5.如申请专利范围第1项所述之方法,其中该滙流排 拥有者在比较该滙流排要求讯号之前1周期与该滙 流排接收者之该滙流排要求讯号之前2周期后决定 下1周期是否继续拥有该滙流排使用权。6.如申请 专利范围第1项所述之方法,该晶片间滙流排包括: 一位址资料滙流排、一长度/位元组致能讯号线、 一上传命令讯号线、一上传触发讯号线、一下传 命令讯号线,一下传触发讯号线以及一时脉讯号线 ,其中该共用双向滙流排包括该位址资料滙流排以 及该长度/位元组致能讯号线。7.如申请专利范围 第6项所述之方法,其中该插队要求讯号系经由该 上传命令讯号线、该下传命令讯号线发出。8.如 申请专利范围第1项所述之方法,其中该第一控制 晶片系为一北桥晶片,该第二控制晶片系为一南桥 晶片。9.如申请专利范围第1项所述之方法,其中该 第一控制晶片系为南桥晶片,该第二控制晶片系为 该北桥晶片。图式简单说明: 第一图绘示一种习知在电脑架构中使用PCI滙流排 系统的架构示意图; 第二图绘示一PCI系统之主控器进行读取操作之时 序图,用以简单说明PCI系统之各控制讯号; 第三图绘示依据本发明之一较佳实施例之一种控 制晶片组之方块示意图; 第四图绘示依据本发明之一实施例中,传送资料位 元时间(bit time)与滙流排时脉讯号以及触发讯号线 之间的时序关系图; 第五图到第六图绘示依据本发明之一实施例中,有 关第一控制晶片及第二控制晶片要求使用滙流排 的讯号时序图;以及 第七图绘示依据本发明之一实施例中,有关第一控 制晶片及第二控制晶片藉由上传命令讯号线及下 传命令讯号线执行插队要求的讯号时序图。 |
