| 主权项 |
1.一种动态随机存取记忆体(DRAM),包含一矽晶片,其 中中间区域系形成记忆体单元阵列,每一个皆包含 N-MOSFET及在周边区域形成支持电路,包含N-MOSFET及P- MOSFET,其特征在于在记忆体单元之N-MOSFET中使用N掺 杂多晶闸极,在支持电路中之N-MOSFET使用N掺杂多晶 矽闸极,而在支持电路中之P-MOSFET使用P掺杂多晶矽 闸极。2.如申请专利范围第1项之动态随机存取记 忆体(DRAM),其中在支持电路中之电晶体使用自行对 齐矽化物源极及汲极接触。3.如申请专利范围第2 项之动态随机存取记忆体(DRAM),其中源极及汲极接 触系无边界。4.一种用于形成动态随机存取记忆 体(DRAM)之方法,DRAM包含矽晶片,其中晶片之中间区 包含记忆体单元使用N-MOSFET之记忆体单元阵列,而 晶片之周边区域包含使用C-MOSFET之支持电路,其使 用C-MOSFET,包含下列步骤: 形成于晶片区之表面氧化矽之光罩层,并自包含记 忆体单元阵列之中间部份选择性地移除该层,但是 留下包含支持电路的周边部份; 在中间区域形成记忆体单元之N-MOSFET,并在此种N- MOSFET中包括闸极导体,包含一下方多晶矽层,其以 施主原子掺杂,及一覆盖层,其为金属矽化物; 以光罩层覆盖晶片区并选择性地自晶片之中间区 移除此光罩层; 自晶片区之周边部份移除该氧化矽层; 以光罩层覆盖该周边部份并移除欲形成N-MOSFET之 处; 在周边部份形成支持电路之N-MOSFET并在此种N-MOSFET 中包含闸极导体,其包含下方多晶矽层,其系以施 主原子掺杂及一覆盖层,其为金属矽化物; 以一光罩层覆盖周边区并移除欲形成P-MOSFET之处; 以及 在周边部份中形成支持电路之P-MOSFET,并在此种P- MOSFET中包含闸极导体,其包含以受主原子掺杂之下 方矽层,及一金属矽化物之覆盖层。5.如申请专利 范围第4项之方法,其中在晶片区之周边部份系以 未掺杂多晶矽层所刻划,以在矽基片上形成复数个 平台,欲成为N-MOSFET之闸极导体之平台系植入施主 离子,而欲成为P-MOSFET之闸极导体之平台系植入受 主离子,闸极介电系包含于平台及矽基片之间。6. 如申请专利范围第5项之方法,其中离子植入系用 来在平台之二侧上形成电晶体之源极及汲极。7. 如申请专利范围第6项之方法,在植入离子之后,平 台及源极及汲极区域系以一矽化物层所覆盖,接着 在晶片加热后,即在源极及汲极区域选择性地形成 自行对齐矽化物接触。8.一种制造动态随存取记 忆体之方法,包含下列步骤: 在矽基片层之上表面形成第一氧化物层,其中欲在 矽基片上形成适用于记忆体单元电晶体之N-MOSFET 及适用于支持电路互补N-MOSFET及P-MOSFET; 在第一氧化物层上堆叠第二层之未掺杂多晶矽; 在未掺杂多晶矽第二层上堆叠第三层之氧化矽; 在氧化矽第三层上刻划图案以移除欲形成阵列电 晶体之部份; 在堆叠上淀积第四层多晶; 在平面化形成之堆叠结构于氧化矽第三层之位准; 在平面化之堆叠上形成氮化矽之第五层; 在第四及第五层上刻划图案以在第四及第五层中 形成间隔,用于曝露多晶矽第二层之区,其中掺杂 物将被植入矽基片,以用于形成源极及汲极区于矽 基片中; 植入n型离子进入未掺杂多晶矽第二层之曝露区, 在第四及第五层之间隔之下方; 蚀刻以移除不被第四及第五层覆盖之多晶矽第二 层之曝露区,直到氧化矽第一层,藉以形成对第一 层之间隔; 以n型掺杂物植入至堆叠以选择性地在不被第四及 第五层中覆盖之较深间隔之矽基片层中形成n型源 极区及汲极区; 在第四及第五层中形成之间隔之侧壁上形成介电 间隔层; 以一玻璃层覆盖堆叠,并使用热重流充满间隔; 刻划玻璃以曝露堆叠之支持部份,其中互补电路系 形成及氧化矽第三层之曝露区并不被氮化矽第五 层及其侧壁间隔层所覆盖; 刻划氧化矽第三层及未掺杂多晶矽第二层于支持 部份,其中未被存留之氮化物第五层所罩盖; 移除在支持部份中之剩余之氮化物第五层,及其下 方之氧化矽第三层,及未掺杂多晶矽层第二层之曝 露部份; 在曝露之未掺杂多晶矽第二层上形成介电侧壁间 隔; 以一光罩层覆盖堆叠,其系刻划以打开在欲在支持 部份中形成N-MOSFET之区之上方的窗口; 植入n型掺杂物离子进入未被先前在阵列中之未掺 杂多晶矽第二层覆盖之矽基片,并进入先前在支持 部份中未被掺杂之多晶矽第二层中以形成支持部 份中N-MOSFET之源极/汲极区; 以光罩层覆盖堆叠,光罩层系被刻划以打开欲在支 持部份中形成P-MOSFET之区之上方的窗口; 植入P型离子进入曝露之矽基片,及先前未掺杂之 多晶矽第二层以形成支持部份中P-MOSFET之源极区 及汲极区; 自堆叠结构移除光罩层; 在堆叠结构上淀积一层金属层,适用于产生自行对 齐多晶矽接触至曝露之源极/汲极区,并至曝露在 堆叠结构中之第二层之掺杂多晶矽之p型及n型掺 杂; 加热堆叠结构以选择性地产生自行对齐矽化物,其 中金属层接触矽; 之后掺杂堆叠以移除金属层,其中不需反应来形成 自行对齐矽化物接触; 在堆叠结构上淀积一帽盖层;以及 平面化帽盖层。9.一种用于形成堆叠之方法,堆叠 包含单一晶矽p型基片,其中N-MOSFET系形成于中央区 ,作为动态随机存取记忆体之阵列电晶体之MOSFET以 及C-MOSFET系在周边区域形成,MOSFET作为支持电路,包 含下列步骤: 在单晶矽基片之上表面形成介电第一层; 在介电第一层上堆叠一未掺杂之多晶矽第二层; 在未掺杂多晶矽第二层上堆叠氧化矽第三层; 刻划氧化矽第三层以曝露多晶矽第二层部份,其中 形成阵列电晶体; 在多晶矽第二层之曝露部份及氧化矽第三层之剩 余部份堆叠矽化物第四层; 平面化堆叠至氧化矽第三层之剩余部份之位准; 在平面化之堆叠上堆叠氮化矽第五层; 刻划氮化矽第五层及下方之矽化物第四层以曝露 堆叠结构之阵列区中之多晶矽第二层之部份,及堆 叠结构之支持电路区中之氮化矽第五层之部份,以 形成堆叠层中间隔; 以施主离子照射堆叠以植入施主离子至堆叠结构 之阵列区之中之未掺杂多晶矽第二层之曝露部份, 用于扩散至堆叠中之多晶矽阵列区; 蚀刻多晶矽第二层之曝露部份至第一层之闸介电; 以施主离子照射堆叠以植入施主离子经过闸极介 电第一层之曝露部份并进入下方单晶矽基片层以 形成n型区于矽p型基片,适用于N-MOSFET之源极及汲 极区; 在堆叠中之间隔之侧壁中形成介电间隔; 在堆叠上形成一光罩层并自周边区移除,其中形成 支持电路之C-MOSFET; 在周边区中蚀刻曝露氧化矽第三层,该未掺杂多晶 矽之第二层及曝露闸极介电第一层,以留下在周边 区中之曝露未掺杂多晶矽第二层平台区及下方闸 介电第一层; 在未掺杂矽之该平台区之侧壁上形成介电间隔层; 照射堆叠以植入施主离子至单晶矽基片之曝露部 份及未掺杂多晶矽基片,其为在堆叠结构之支持电 路区中欲形成N-MOSFET之处; 覆盖欲形成N-MOSFET之堆叠部份,及解开欲形成P- MOSFET之堆叠处之部份之覆盖;以及 以受主离子照射堆叠以植入受主离子至曝露单晶 矽基片及欲在堆叠中形成P-MOSFET之处之曝露之未 掺杂之多晶矽。图式简单说明: 第一图至第十七图显示,在制造矽晶片之一部份过 程中之各个阶段之切面部份。在其中形成N-MOSFET 电晶体,适用于记忆体单元阵列电晶体及一N-MOSFET 及P-MOSFET之互补对,以用于支持电路。应注意的是 图式并不依尺寸比例。 |
