| 主权项 |
1.一种维特比解码装置,系具有记忆路径选择信号之路径记忆装置并使用该路径记忆装置解码之维特比解码装置,其特征在于:对于自ACS装置输出之路径选择信号,自第一时刻至第二时刻为止部分的回溯追踪,求到达该第一时刻之各节点之残存路径;侦测在该第二时刻之各节点之中未通过该残存路径之不通过节点;将和在该第二时刻之不通过节点对应之路径选择信号变换成在该路径记忆装置之信号转变概率变低;将和在该第二时刻之各节点对应之路径选择信号记忆于该路径记忆装置。2.如申请专利范围第1项之维特比解码装置,其中,将和不通过节点对应之路径选择信号变换为系路径选择信号之信号値之其中之一之既定之固定値。3.如申请专利范围第1项之维特比解码装置,其中,将和不通过节点对应之路径选择信号变换为和在该路径记忆装置之写入该路径选择信号之记忆区域已储存之値相同之値。4.一种维特比解码装置,具有记忆路径选择信号之路径记忆装置并使用该路径记忆装置解码,其特征在于:具备:路径暂时记忆部,在既定期间记忆自ACS装置输出之路径选择信号后输出;部分回溯追踪部,使用在该路径暂时记忆部所记忆之自时刻t至时刻t+p-1(p为自然数)为止之路径选择信号和自该ACS装置输出之在时刻t+p之路径选择信号,回溯追踪到达在时刻t+p之各节点之残存路径,侦测在时刻t之各节点中该残存路径未通过之不通过节点;及变换部,输入自该路径暂时记忆部输出之在时刻t之路径选择信号,接受来自该部分回溯追踪部之信号后,将核在时刻t之路径选择信号之中之和该不通过节点对应之路径选择信号变换为系路径选择信号之信号値之其中之一之既定之固定値;该路径记忆装置记忆自该变换部输出之在时刻t之路径选择信号。5.一种维特比解码装置,具有记忆路径选择信号之路径记忆装置并使用该路径记忆装置解码,其特征在于具备:路径暂时记忆部,在既定期间记忆自ACS装置输出之路径选择信号后输出;部分回溯追踪部,使用在该路径暂时记忆部所记忆之自时刻t至时刻t+p-1(p为自然数)为止之路径选择信号和自该ACS装置输出之在时刻t+p之路径选择信号,回溯追踪到达在时刻t+p之各节点之残存路径,侦测在时刻t之各节点中该残存路径未通过之不通过节点;读出装置,读出该路径记忆装置之写入在时刻t之路径选择信号之区域之记忆内容;及变换部,输入自该路径暂时记忆部输出之在时刻t之路径选择信号和自该读出装置输出之记忆内容,接受来自该部分回溯追踪部之信号后,将该在时刻t之路径选择信号之中之和该不通过节点对应之路径选择信号变换为该记忆内容所含之写入该路径选择信号之记忆区域所储存之値相同之値;该路径记忆装置记忆自该变换部输出之在时刻t之路径选择信号。6.如申请专利范围第4项或第5项之维特比解码装置,其中:该部分回溯追踪部系关于在时刻t之各节点j,求取g(t,j),于s(t,j)=0时,判定节点j系不通过节点;(s(t,i)系以g(t+p,k)(k为任意之节点编号)=1为起始値,自r=t+p-1开始至r=t为止依次计算下式之函数;g(r,i)={g(r+1,n(i))f(r,n(i))}其中,n(i):系在时刻r之节点I在时刻r+1之转变目的地之节点;f(r,n(i)):系表示到达在时刻r+1之节点n(i)之残存路径在时刻r是否通过节点i之函数,通过时取"1",不通过时取零{}:对于所有的n(i)之逻辑和;而':逻辑积。7.如申请专利范围第6项之维特比解码装置,其中,核部分回溯追踪部系具备记忆在各时刻r之g(r,i)値之多个记忆装置,并利用管路式处理进行该g(t,j)之运算的。8.一种维特比解码方法,使用记忆路径选择信号之路径记忆装置解码,其特征在于:对于自ACS装置输出之路径选择信号,自第一时刻至第二时刻为止部分的回溯追踪,求到达该第一时刻之各节点之残存路径;侦测在该第二时刻之各节点之中未通过该残存路径之不通过节点;将和在该第二时刻之不通过节点对应之路径选择信号变换成在该路径记忆装置之信号转变概率变低;及将和在该第二时刻之各节点对应之路径选择信号记忆于该路径记忆装置。9.如申请专利范围第8项之维特比解码方法,其中,将和不通过节点对应之路径选择信号变换为系路径选择信号之信号値之其中之一之既定之固定値。10.如申请专利范围第8项之维特比解码方法,其中,将和不通过节点对应之路径选择信号变换为和在该路径记忆装置之写入该路径选择信号之记忆区域已储存之値相同之値。11.一种维特比解码装置,具有记忆路径选择信号之路径记忆装置并使用该路径记忆装置解码,其特征在于:对于自ACS装置输出之路径选择信号进行既定之变换;将骤换后之路径选择信号储存于该路径记忆装置;对于自该路径记忆装置输出之路径选择信号,进行和该既定之变换相反之变换;使用逆变换后之路径选择信号解码;而且该既定之变换系使得在trellis图之既定部分之表示残存路径之路径选择信号之组合之中产生频次相对上高之第一组合包含比产生频次相对上低之第二组合多之系路径选择信号之信号値之其中之一之既定之固定値。12.如申请专利范围第11项之维特比解码装置,其特征在于该既定之变换以残存路径之合并数在相对上少之路径选择信号之组合为该第一组合,以残存路径之合并数在相对上多之路径选择信号之组合为该第二组合进行。13.一种维特比解码装置,其特征在于:具备:变换部,对于自ACS装置输出之路径选择信号进行既定之变换;路径记忆装置,记忆自该变换部输出之路径选择信号;逆变换部,对于自该路径记忆装置输出之路径选择信号,进行和在该变换部之既定之变换相反之变换;及解码部,使用自该逆变换部输出之路径选择信号解码;而该变换部:变换成在trellis图之既定部分之表示残存路径之路径选择信号之组合之中残存路径之合并数相对上少之第一组合包含比残存路径之合并数相对上多之第二组合多之系路径选择信号之信号値之其中之一之既定之固定値。14.如申请专利范围第13项之维特比解码装置,其特征在于:该ACS装置:在对于时刻t+1之节点s0+i0*2(K-2)(s0<2(K-2):s0系0或正整数,i0=0.1)之路径选择信号上,选择来自在时刻t之节点2*s0+0之转变时输出"0",选择来自节点2*s0+1之转变时输出"1";该变换部:对于对在时刻t+1之节点s0+i0*2(K-2)之路径选择信号PS,将PS(i0=0)和PS(i0=1)之逻辑否定信号之互斥性逻辑和作为新的路径选择信号PS(i0=0)输出。15.一种维特比解码方法,使用记忆路径选择信号之路经记忆装置解码,其特征在于:对于自ACS装置输出之路径选择信号进行既定之变换;将变换后之路径选择信号储存于该路径记忆装置;对于自该路径记忆装置输出之路径选择信号,进行和该既定之变换相反之变换;使用逆变换后之路径选择信号解码;而且该既定之变换系:使得在trellis图之既定部分之表示残存路径之路径选择信号之组合之中产生频次相对上高之第一组合包含比产生频次相对上低之第二组合多之系路径选择信号之信号値之其中之一支既定之固定値。16.如申请专利范围第15项之维特比解码方法,其中,该既定之变换以残存路径之合并数在相对上少之路径选择信号之组合为该第一组合,以残存路径之合并数在对上多之路径选择信号之组合为该第二组合进行。17.如申请专利范围第16项之维特比解码方法,其中:该ACS装置:关于对时刻t+1之节点s0+i0*2(K-2)[s0(2(K-2):s0;系0或正整数,i0=0.1]之路径选择信号,在选择来自时刻t之节点2*s0+0之转变时系输出"0",而在选择来自节点2*s0+1之转变时系输出"1";该既定之变换系:关于对时刻t+1之节点s0+i0*2(K-2)之路径选择信号{PS(i0=0),PS(i0=1)},a)将{0,1}变换为{0,i};b)将{1,0}变换为{0,0};c)将{0,0}变换为{i,0};及d)将{1,1}变换为{i,i}。图式简单说明:第一图系表示本发明之实施例1之维特比解码装置之构造图。第二图系表示在第一图之部分回溯追踪部之内部构造图。第三图系用以说明第一图之维特比解码装置之动作之图,(a)表示在时刻t-t+1之trellis图之一部分,(b)-(e)各自系表示在(a)之trellis图之残存路径之图。第四图系简化表示以时刻t之节点j为起点之至时刻t+p为止之trellis图之图。第五图系表示按照第三图(a)之部分trellis所构成之产生遮蔽信号之逻辑电路图。第六图系表示本发明之实施例1之维特比解码装置在p=2之情况之构造图。第七图系用以说明在第六图之部分回溯追踪部之构造和动作原理之图,(a)系表示在时刻t-t+2之trellis图之一部分之图,(b)系表示按照图(a)之部分trellis所构成之产生遮蔽信号之逻辑电路图,(c)系表示在(a)之部分trellis之和时刻t之节点j相关之路径之图。第八图系表示本发明之实施例1之变形例之维特比解码装置之构造图。第九图系表示在第六图之维特比解码装置之变形例之部分回溯追踪部进行管路式处理之构造图。第十图系表示第九图之维特比解码装置之动作之时序图。第十一图系表示本发明之实施例2及4之维特比解码装置之构造图。第十二图系表示本发明之实施例2之维特比解码方法之流程图。第十三图系表示本发明之实施例3之维特比解码装置之构造图。第十四图系用以说明第十三图之维特比解码装置之动作之图,(a)-(d)各自系表示在时刻t-t+1之trellis图之残存路径和路径选择信号之组合之图。第十五图系表示本发明之实施例4之维特比解码方法之流程图。第十六图系表示习知之维特比解码装置之构造图。 |
