| 发明名称 | 半导体器件的制造方法 | ||
| 摘要 | 降低相邻布线间产生的布线电容,获得半导体器件的制造方法。在形成TEOS膜1后,通过CVD法或PVD法,在TEOS膜1上形成FSG膜2。而且,为了稀有气体原子可进入膜中,继续FSG膜的CVD或PVD,形成稀有气体原子含有层3。接着,以稀有气体原子含有层3上形成的抗蚀剂4用作掩模,顺序地腐蚀稀有气体原子含有层3和FSG膜2。然后,在除去抗蚀剂4后,在整个表面上形成阻挡金属6和铜膜7。接着,通过CMP法,顺序地研磨除去铜膜和阻挡金属6,直至稀有气体原子含有层3的上表面露出。由此,作为未被研磨的残留铜膜7,形成填充沟5内的铜布线9。 | ||
| 申请公布号 | CN1304172A | 申请公布日期 | 2001.07.18 |
| 申请号 | CN00131478.5 | 申请日期 | 2000.10.20 |
| 申请人 | 三菱电机株式会社 | 发明人 | 国清辰也 |
| 分类号 | H01L21/768;H01L21/283;H01L21/3205 | 主分类号 | H01L21/768 |
| 代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 刘宗杰;王忠忠 |
| 主权项 | 1．一种半导体器件的制造方法，包括：(a)在衬底层上形成在上表面内带有包含稀有气体原子的稀有气体原子含有层的绝缘膜的工序；(b)通过有选择地除去所述绝缘膜，直至露出所述衬底层来形成沟的工序；(c)在通过所述工序(b)获得的结构上形成金属膜的工序；和(d)研磨除去所述金属膜，直至露出所述绝缘膜的所述上表面的工序。 | ||
| 地址 | 日本东京都 | ||