发明名称 Loop &method for delay-locking
摘要 <p>지연 동기 루프 및 방법이 개시된다. 지연 동기 루프는 기준 클락 신호에 대하여 동기하는 선행 클락 신호를 발생한다. 지연 동기 루프는 입력 버퍼, 가변 지연 회로, 지연 반영 회로, 위상 쉬프트, 지연 제어부, 위상 감지 펌프 및 위상 반전 제어부로 구성된다. 가변 지연 회로는 다수개의 지연단을 포함한다. 인에이블되는 지연단의 수는 카운팅 신호군에 의하여 제어된다. 위상 쉬프트는 궁극적으로는 선행 클락 신호를 발생시키는 가변 지연 회로의 출력 신호의 위상을 기준 클락 신호의 위상과 비교한다. 그리고 위상 쉬프트는 비교된 위상차가 π이상이면, 지연 클락 신호를 반전하여 선행 클락 신호를 발생한다. 비교된 위상차가 π이하이면, 지연 클락 신호가 비반전되어 선행 클락 신호로서 발생된다.</p>
申请公布号 KR100295056(B1) 申请公布日期 2001.07.12
申请号 KR19990002589 申请日期 1999.01.27
申请人 null, null 发明人 유창식;이상보
分类号 G11C11/407;G06F1/10;H03L7/06;H03L7/081 主分类号 G11C11/407
代理机构 代理人
主权项
地址